「memory processor」に関連した英語例文の一覧と使い方(54ページ目) - Weblio英語例文検索

The memory includes a first area 1106 which a corresponding first processor accesses to refer to control information and a second area 1107 in which control information is stored during the access.例文帳に追加

メモリは、対応する第１のプロセッサが制御情報を参照するためにアクセスする第１の領域１１０６と、当該アクセスの間に制御情報が格納される第２の領域１１０７とを含む。 - 特許庁

The backup processor reads directory information showing a logical directory structure of backup target data and file management information about files in each directory and stores the directory information and the file management information into the memory (S14 and S15).例文帳に追加

バックアップ処理装置は、バックアップ対象データの論理的なディレクトリ構造を示すディレクトリ情報と各ディレクトリ内のファイルに関するファイル管理情報とを読み出し、メモリに記憶する（Ｓ１４、Ｓ１５）。 - 特許庁

The signal processor includes at least one of a signal processing sub-system, a fast Fourier transform (FFT) sub-system and a memory sub-system constituted dynamically and independently.例文帳に追加

この信号処理装置は、これらの動作モードに応じて、それぞれ動的に、かつ独立して構成できる信号処理サブシステム、高速フーリエ変換（ＦＦＴ）サブシステム、メモリ・サブシステムのうちの少なくとも１つを含む。 - 特許庁

The memory 122 stores the image file 250 and the voice recording file 252, and the processor module 116 automatically associates the image file 250 and the voice recording file 252 with each other.例文帳に追加

メモリ１２２は画像ファイル２５０及び音声記録ファイル２５２を保存しており、またプロセッサモジュール１１６はこの画像ファイル２５０と音声記録ファイル２５２を互いに自動的に関連付けしている。 - 特許庁

A first logical address area is produced by virtualizing a first physical address area allocated for a system memory of an operating system operated by a processor configured to support logical partitions.例文帳に追加

論理区画をサポートするように構成されたプロセッサにより稼動されるオペレーティング・システムのシステムメモリに対して割り振られた第１の物理アドレス範囲を仮想化して、第１の論理アドレス範囲を生成する。 - 特許庁

Among a series of commands of a processor, a command having no possibility of change or a command having low possibility of change is stored in an inexpensive command ROM 3 or a command flash 5 being a nonvolatile memory.例文帳に追加

プロセッサの一連の命令のうち、変更の可能性がない命令又は変更の可能性が低い命令を、低コストの命令ＲＯＭ３又は不揮発性のメモリである命令Ｆｌａｓｈ５に格納する。 - 特許庁

The processor apparatus includes a sequence controller 20 that decodes an instruction code stored in an instruction memory 10, an operation array 21 that executes operation of the decoded instruction code, and an asynchronous FIFO 12.例文帳に追加

プロセッサ装置は、命令メモリ１０に格納された命令コードをデコードするシーケンスコントローラ２０と、デコードされた命令コードを実行演算する演算アレイ２１と、非同期ＦＩＦＯ１２とを備える。 - 特許庁

To provide an information processor and an information processing method capable of allocating, using little memory space, area identification information to identify even the area of an image with an area of complex shape.例文帳に追加

複雑な形状の領域を有する画像であっても、少ないメモリ空間で、その領域を識別する領域識別情報を割り当て可能な情報処理装置および情報処理方法を提供する。 - 特許庁

When the normal operation program is not correctly held inside the SDRAM 34, the processor 32 transfers the initial operation program inside a flash memory 33 into the SDRAM 34 based on the initial operation program.例文帳に追加

ＳＤＲＡＭ３４内に通常動作プログラムが正しく保持されていない場合は、プロセッサ３２は、初期動作プログラムに基づいて、フラッシュメモリ３３内の初期動作プログラムをＳＤＲＡＭ３４内に転送する。 - 特許庁

When balls-at-hand data is stored in a memory part 87 during the stop of the timer 130, a control part 80 of the dispensing processor 5 starts clocking of the predetermined time Ts by the timer 130.例文帳に追加

タイマ１３０が停止しているときに、メモリ部８７に持玉データが記憶されている場合には、貸出処理機５の制御部８０はタイマ１３０による所定時間Ｔsの計時を開始させる。 - 特許庁

To minimize performance deterioration due to processing of an IDS in a device having a limit in hardware resources such as processor performance and memory loading amounts of a portable terminal, a network home electric appliance and a sensor device.例文帳に追加

携帯端末、ネットワーク家電機器、センサーデバイスのようなプロセッサ性能、メモリ搭載量などのハードウェアリソースに制限がある装置において、ＩＤＳの処理による性能低下を最小限にとどめる。 - 特許庁

An image processing processor 52 and a CPU 54 apply differentiation processing to the image in the image memory 50 while changing the focal position of the camera 40 to detect the focal state and to set the focal position to be a focus matching position.例文帳に追加

画像処理プロセッサ５２及びＣＰＵ５４は、カメラ４０のフォーカス位置を変化させながら、画像メモリ５０の画像を微分処理し、焦点状態を検出し、フォーカス位置を合焦位置に設定する。 - 特許庁

When power is supplied, ten characters from the head of external character codes are downloaded from the information processor of the device body through a serial interface (I/F) 18 and stored in an external character memory 14B in a RAM 14.例文帳に追加

電源投入時に、外字コードの先頭から１０文字分がシリアルＩ／Ｆ１８を介して本体情報処理装置からダウンロードされ、ＲＡＭ１４の外字メモリ１４Ｂに格納される。 - 特許庁

To provide an image recognition processor having reduced memory quantity of an LSI for an image recognition process, preventing reduction in the recognition ability due to the degradation of image quality regarding the image recognition process.例文帳に追加

画像認識処理に関し、特に画像認識処理用ＬＳＩのメモリ量を削減し、画質の劣化による認識能力の低下を防止した車載用の画像認識処理装置を提供する。 - 特許庁

To provide an image processor for suppressing the increase of a memory, and for reducing costs while securing the degree of freedom of programming, and for improving processing performance by a small-scale programmable data processing part.例文帳に追加

小規模なプログラマブルなデータ処理部でもって、プログラミングの自由度を担保しながら、メモリ増大を抑制して低コスト化を実現し、かつ、処理性能の向上を可能にする画像処理装置を提供する。 - 特許庁

A page table 210 on a main storage 200 contains the correspondence between guest virtual addresses and host actual addresses and a TLB (address conversion buffer memory) 130 on a processor 100 holds the mentioned correspondence obtained by previous address conversion.例文帳に追加

主記憶２００上のページテーブル２１０はゲスト仮想アドレスとホスト実アドレスの対応を格納し、プロセッサ１００上のＴＬＢ１３０は以前のアドレス変換で得た上記対応を保持する。 - 特許庁

A work 1 is photographed by a color television camera 2, a character part is extracted from an image by an image processor 3, and its pattern is matched against patterns of template images stored in a memory 34 to perform character recognition.例文帳に追加

ワーク１をカラーテレビカメラ２によって撮影し、画像処理装置３によって、画像から文字部分を抽出し、メモリ３４に記憶されているテンプレート画像とのパターンマッチングによって文字認識を行う。 - 特許庁

In case that update and storage are designated, the module addition part 11 of the information processor 1 writes the new program module in the empty memory block storing no program module without deleting the old program module.例文帳に追加

更新かつ保存指定の場合には、旧プログラムモジュールを削除せずに、情報処理装置１のモジュール追加部１１が、プログラムモジュールが格納されていない空きメモリブロックに新プログラムモジュールを書き込む。 - 特許庁

An image data processor 100 has a function for detecting whether a compact flash 18 and a DIMM (dual inline memory module) 35 configured attachably and detachably to/from a device main body.例文帳に追加

画像データ処理装置１００は、機器本体部に対して着脱可能に構成されたコンパクトフラッシュ１８及びＤＩＭＭ３５が取り外されたか否かを検出・報知する機能を有している。 - 特許庁

The processor 107 controls an error data not to output the error data from the PE with the generated error to the external memory 145, and the PE matrix reset control part 121 invalidates all the data in the PE matrix core.例文帳に追加

プロセッサ１０７はエラーが発生したＰＥから外部メモリ１４５へエラーデータが出力されないよう制御し、ＰＥマトリックスリセット制御部１２１はＰＥマトリックスコア内の全データを無効化する。 - 特許庁

An image processor 15 bird's-eye view transforms image data G inputted from the camera driving portion 14 in an image memory 17, and indicates a composite image composing a plurality of bird's-eye view data in a display 8.例文帳に追加

画像プロセッサ１５は、カメラ駆動部１４から入力した画像データＧを俯瞰変換して画像メモリ１７に記憶し、複数の俯瞰データを合成した合成画像をディスプレイ８に表示する。 - 特許庁

To provide a prefetching control device, a prefetching control method, and a program for controlling prefetching of data to a temporary memory of a processor in a computer system, and to contribute to their stable, effective performance improvement.例文帳に追加

計算機システムにおいてプロセッサの一時記憶装置に対しデータの先読みを制御する先読み制御装置、方法およびプログラムを提供し、安定かつ効果的な性能向上に寄与すること。 - 特許庁

If the image is judged to be an abnormal image by an abnormal image judging part (2), the time interval for recording images in the image recording memory (32) of an image processor (3) becomes short.例文帳に追加

この画像が異常画像判定部（２）において異常画像であると判定された場合には、画像処理部（３）の画像録画メモリ部（３２）において記録される画像の時間間隔が短くなる。 - 特許庁

Concerning this VBI data processor, a digital signal containing VBI data inputted from an input terminal 1 is temporarily written in a buffer memory 2 and correspondent data are read out by a read address generated by an address generating circuit 6.例文帳に追加

入力端子１から入力されたＶＢＩデータを含んだデジタル信号はバッファメモリ２に一旦書込まれ、アドレス発生回路６の発生する読出しアドレスによって対応するデータが読出される。 - 特許庁

A photographing image by an imaging element 14 is stored for a fixed time in a precedent image memory 20b via a camera signal processor 16 and a compressing/extending device 18 by starting the prerecording mode.例文帳に追加

プレ記録モードの開始により、撮像素子１４による撮影画像が、カメラ信号処理装置１６及び圧縮伸長装置１８を介して先行画像メモリ２０ｂに一定時間分、蓄積される。 - 特許庁

To provide a data processor capable of reducing the number of pins required for arranging an external memory for storing control program data and eliminating an influence of reduction of the number of pins to predetermined operation processing.例文帳に追加

制御プログラムデータを格納する外部メモリを配置するために要するピン数を削減するとともに、所定の演算処理に対して、ピン数の削減の影響を皆無とするデータ処理装置を提供する。 - 特許庁

To provide an image signal processor and an image signal processing method capable of reducing the amount of memory necessary for temporarily storing image data, and deterring prolongation of image processing time.例文帳に追加

画像データを一時的に格納するために必要なメモリ量を削減するとともに、画像処理時間の遅延を抑止できる画像信号処理装置及び画像信号処理方法を提供すること。 - 特許庁

To provide a data processor wherein the number of accesses to an external memory at a low access speed is reduced when executing a drawing process with CPU resources, thereby enhancing CPU performance.例文帳に追加

ＣＰＵのリソースを用いて描画処理を行う場合において、アクセススピードの遅い外部メモリへのアクセス回数を低減可能にし、ＣＰＵのパフォーマンスを向上させたデータ処理装置を提供する。 - 特許庁

The image processor includes an image data relocation processing part 150 which temporarily stores image data inputted in the order of line base in a buffer memory 160, and outputs it in the order of block interleave.例文帳に追加

本画像処理装置は、ラインベースの順序で入力された画像データをバッファメモリ１６０に一時記憶し、ブロックインターリーブの順序で出力する画像データ再配置処理部１５０を含む。 - 特許庁

The operation processor preferably includes a CPU core for outputting an access request to the semiconductor storage device, and a memory control part for controlling a state of the semiconductor storage device.例文帳に追加

前記演算処理装置は、前記半導体記憶装置に対するアクセス要求を出力するＣＰＵコアと、前記半導体記憶装置の状態を制御するメモリ制御部とを含むことが好ましい。 - 特許庁

To provide an inexpensive digital image processor capable of applying optional resolution to a display panel to be adopted with a simple circuit configuration by reducing the data volume of images to be stored in a frame memory.例文帳に追加

フレームメモリに格納する画像のデータ量を削減し、かつ簡単な回路構成で、任意の解像度を採用するディスプレイパネルに適用可能である、低コストなディジタル画像処理装置を提供する。 - 特許庁

To provide a semiconductor processor with a memory cell mat divided into a plurality of entries having processors respectively, in which data are transferred between the entries efficiently without increasing a wiring layout area.例文帳に追加

メモリセルマットが複数のエントリに分割され、各エントリ毎に演算器が設けられる半導体演算処理装置において、エントリ間データ転送を配線レイアウト面積を増大させることなく効率的に行なう。 - 特許庁

To provide an image processor for realizing scan data generation for an ink jet print head by hardware with little interposition of software and realizing image processing (rendering) of a fast processing speed by a band memory of small capacity.例文帳に追加

インクジェット印字ヘッド用のスキャンデータ生成をソフト介在の少ないハードウェアで実現し、小容量のバンドメモリで処理速度の速い画像処理（レンダリング）を実現する画像処理装置を提供する。 - 特許庁

One of central processor unit (CPU) nodes determines the total amount of memory mapped input output (MMIO) address spaces that are needed for all MMIO devices, and generates optimized granularity to support the total amount of MMIO address spaces.例文帳に追加

中央処理装置（ＣＰＵ）ノードの一つが全ＭＭＩＯ装置に必要なＭＭＩＯアドレス空間の総量を決定し、ＭＭＩＯアドレス空間の総量をサポートするための最適粒度を生成する。 - 特許庁

An HDD unit 20 attachable and detachable to/from an information processor includes a memory that stores user information for user authentication inside and a CPU for using the user information to perform authentication processing.例文帳に追加

情報処理装置への着脱が可能なＨＤＤユニット２０は、内部にユーザ認証のための使用者情報を記憶するメモリと、この使用者情報を用いて認証処理を行なうＣＰＵを含む。 - 特許庁

To provide a cache memory circuit capable of improving the execution performance of a processor by reducing the occurrences of inadequate cache errors that are possible to occur when processing is advanced while switching plural processing.例文帳に追加

複数の処理を切替えながら処理を進めた場合に生じる可能性のある不適切なキャッシュミスの発生を削減し、プロセッサの実行性能を高めることが可能なキャッシュメモリ回路を提供する。 - 特許庁

A power down control circuit, when it receives the internal power down signal from the processor, outputs a control signal for shifting the volatile semiconductor memory connected to a system bus to a self refresh mode.例文帳に追加

パワーダウン制御回路は、プロセッサから内部パワーダウン信号を受けたときに、システムバスに接続された揮発性半導体メモリをセルフリフレッシュモードに移行させるために制御信号を出力する。 - 特許庁

A specific storage area 6A made readable by the resetting instruction of a data processor is allocated to the storage area of the nonvolatile memory, and the recovery information or the like is held in the specific storage area.例文帳に追加

不揮発性メモリの記憶領域に、データプロセッサのリセット指示によって読み出し可能にされる特定記憶領域（６Ａ）を割り当て、前記特定記憶領域に救済情報などを保持させる。 - 特許庁

This programmable controller is provided with a dedicated processor core 1' for executing a sequence command, a command memory 4 storing the sequence command, and data memories 5a, 5b serving as working areas during the execution of the sequence command.例文帳に追加

プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア１′とシーケンス命令を格納した命令メモリ４とシーケンス命令の実行中に作業領域となるデータメモリ５ａ，５ｂとを備える。 - 特許庁

To provide a structured document processor capable of further effectively utilizing a hardware resource such as a memory in processing such that an element content in a structured document is outputted by use of a style sheet.例文帳に追加

スタイルシートを用いて構造化文書中の要素内容を出力する処理において、よりメモリなどのハードウェア資源を有効活用することができる構造化文書処理装置を提供する。 - 特許庁

To provide an information processor and a recording medium for allowing even a client side whose memory capacity is small, and whose processing capabilities are low to sufficiently facilitate countermeasures by reducing processings at the client side, and quickening an executing speed.例文帳に追加

クライアント側の処理が軽減され、実行速度を速くでき、メモリが少なくかつ処理能力の低いクライアント側でも十分に対応できる情報処理装置および記録媒体を提供する。 - 特許庁

To provide a structured document processor capable of further effectively utilizing a hardware source such as a memory in processing such that an element content in a structured document is outputted by use of a style sheet.例文帳に追加

スタイルシートを用いて構造化文書中の要素内容を出力するような処理において、よりメモリなどのハードウェア資源を有効活用することができる構造化文書処理装置えお提供する。 - 特許庁

A programmable controller (126) for a fire suppression system includes: a rewritable memory module (260); a processor module (262); multiple sensor input parts (210, 212, 214, 216, 218, 222, 272); and multiple control signal output parts (230, 232, 236, 238, 240, 242, 250, 274).例文帳に追加

防火システム用のプログラム可能な制御装置（１２６）は、書き換え可能なメモリモジュール（２６０）およびプロセッサモジュール（２６２）、並びに複数のセンサ入力部（２１０，２１２，２１４，２１６，２１８，２２２，２７２）および制御信号出力部（２３０，２３２，２３６，２３８，２４０，２４２，２５０，２７４）を含む。 - 特許庁

A DMA processor 103 operating in parallel with the CPU 101 refers to the memory area 107 for the histogram counter by the histogram counter address read from the CPU→DMA processor-communicating memory area 106, reads a histogram counter value, adds one to the histogram counter value by use of an incrementer 105, and writes the counter value after the increment into the address (original address) read with the counter value.例文帳に追加

一方、ＣＰＵ１０１と並行して動作するＤＭＡプロセッサ１０３において、ＣＰＵ→ＤＭＡプロセッサ通信用メモリ領域１０６から読み出したヒストグラムカウンタアドレスによりヒストグラムカウンタ用メモリ領域１０７を参照して、ヒストグラムカウンタ値を読み出し、インクリメンタ１０５を使用してヒストグラムカウンタ値に１を加算し、インクリメント後のカウンタ値を、当該カウンタ値を読み出したアドレス（元のアドレス）に書き込む。 - 特許庁

To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.例文帳に追加

この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁