「memory processor」に関連した英語例文の一覧と使い方(57ページ目) - Weblio英語例文検索

A video processor 13 which decodes compressed video data and resizes an image represented with the video data has two processing engines which are a decoding engine 24 and a scheduling engine 25 sharing a memory 23.例文帳に追加

圧縮されたビデオ・データをデコーディングし、ビデオ・データによって表される画像をリサイズするビデオ処理装置１３は、メモリ２３を共有するデコーディング機関２４とスケーリング機関２５の２つの処理機関を有する。 - 特許庁

The control means 103 also has a data path switch, with which each data bus of the processor bus 111, the memory bus 112 and the system bus 113 is connected to transfer mutually data on the data buses according to the data bus control signals.例文帳に追加

又、この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチを有する。 - 特許庁

A circuit (124) is electrically connected to the electrodes (117) and the state indicator lamp (119), and includes a processor (126) and memory (127) to receive and store ECG signals from a patient touching the electrodes (117).例文帳に追加

回路（１２４）が、電極（１１７）及び状態インジケータ灯（１１９）に電気的に接続されており、電極（１１７）に触れた患者からのＥＣＧ信号を受け取って記憶するプロセッサ（１２６）及びメモリ（１２７）を含んでいる。 - 特許庁

The image processor comprises an interface of a graphics port and a peripheral interconnection port connected with an engine and a memory is provided on the CPU side with the graphics port between.例文帳に追加

本発明の画像処理装置は、少なくともグラフィックスポートと周辺相互接続ポートのインターフェースを有すると共に、周辺相互接続ポート側にエンジンを接続し、グラフィックスポートを挟んでＣＰＵ側にメモリを有する。 - 特許庁

A processor 6 provided on a torque wrench body displays an inspection torque value on a second display 9 and inspection time on a first display 8, and stores the inspection time corresponding to the inspection torque value in a memory 31.例文帳に追加

トルクレンチ本体に設けた処理装置６は、第２表示部９に検査トルク値を表示させ、第１表示部８に検査時刻を表示させ、メモリ３１に検査トルク値に対応させて検査時刻を記憶する。 - 特許庁

A processor coupled to the memory 104 applies the respective stored configuration elements correlated to the objective design element to the objective design element, according to an order indicated by the consecutive number.例文帳に追加

メモリ(104)に結合されたプロセッサは、対象となっている設計要素に関連付けられたそれぞれの格納されたコンフィギュレーション要素を、対象となっている設計要素に、連続番号によって示された順序で適用する。 - 特許庁

When document data is deleted, a user inputs a document identifier of the document data to be deleted from the input portion 1, and the deletion processor 3b memorizes the input document identifier into the delete information memory 6.例文帳に追加

文書データを削除する場合、利用者が入力部１から削除する文書データの文書識別子を入力し、削除処理部３ｂは、入力された文書識別子を削除情報記憶部６に記憶する。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

The means 103 connected also to respective data buses of the processor bus 111, the memory bus 112 and the system bus 113 has a data bus switch 402 for mutually transferring data on these data buses in accordance with a data bus control signal 420.例文帳に追加

又、この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのデータバスが接続され、データバス制御信号(420)に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチ(402)を有する。 - 特許庁

A communication device (100) includes a transceiver (115) for receiving a call, a received calls memory (145) for storing call sources (300) and for storing an associated call count (315) for each call source (310), and a processor (120).例文帳に追加

通信装置（１００）は、呼を受信する送受信器（１１５）、発呼元（３００）を記憶するとともに、各発呼元（３１０）毎に関連する呼数（３１５）を記憶する受信呼メモリ（１４５）と、プロセッサ（１２０）とを備える。 - 特許庁

The frequencies of interruption initiation are counted by interruptions initiated by input/output packages 4-1 to 4-n while an information processor is in operation and stored in a memory 3 by the interruptions.例文帳に追加

情報処理装置が稼働している最中に、割り込み回数を各入出力パッケージ４−１〜４−ｎから発生する割り込み毎にカウントし、割り込み回数を各割り込み毎にメモリ３に格納しておく。 - 特許庁

A format conversion processor 57 takes in compression data from a memory 54 by the control of a CPU 53, and creates of one, two, or more image files corresponding to various requirements regarding image quality for the original image 1.例文帳に追加

フォーマット変換処理部57は、ＣＰＵ53の制御により、メモリ54より圧縮データを取り込み、１の原画像に関し、画質に関する様々な要求に対応した１又は２以上の画像ファイルを生成する。 - 特許庁

To provide an information processor capable of eliminating the need for processing to develop compressed pattern data, making the display, output, etc., of the pattern data faster, and reducing the consumption of a memory necessary for displaying the pattern data.例文帳に追加

圧縮されたパターンデータを展開する処理を不要とし、パターンデータの表示、出力等を迅速化するとともに、パターンデータの表示に必要なメモリの使用量を減らすことが可能な情報処理装置を提供する。 - 特許庁

On the other hand, the scope whose data is rewritten is used for the former type processor again, a data file stored in the memory card is selected (step S32) and the data in the file is rewritten into the EEPROM (step S30).例文帳に追加

一方、データを書き換えた電子スコープを再び旧タイプのプロセッサで使用する場合には、前記メモリカードに保存しておいたデータファイルを選択し（ステップＳ３２）、これをＥＥＰＲＯＭに再書き込みする（ステップＳ３０）。 - 特許庁

To reduce memory capacity to be used to inversely quantize compressed image data in an image processor that decompresses the compressed image data which are subjected to progressive coding and divided into a plurality steps for transferring.例文帳に追加

プログレッシブ符号化され且つ複数段階に分割されて転送された圧縮画像データを伸張する画像処理装置において、圧縮画像データの逆量子化に使用するメモリの容量を少なくする。 - 特許庁

In this parallel computer system, a network control unit (PNU) 4, that a certain arithmetic processor 10 (11, 12 or 13) has, accesses the main storage device by operating an output port while adding memory configuration information, which is held by the PNU 4, to a PNU routing address, which is one part of memory access addresses, for determining the output port.例文帳に追加

並列計算機システムにおいて、ある演算処理装置１０（１１、１２、１３）が持つ網制御装置（ＰＮＵ）４は、メモリアクセスアドレスの一部であり、出力ポートを決定するためのＰＮＵルーティングアドレスに、ＰＮＵ４が保持しているメモリ構成情報を付加して出力ポートを操作し、主記憶装置をアクセスする。 - 特許庁

To solve the problems that instructions and data copied to a cache memory at the time of repetitive processing task execution are swept out from the cache memory at the time of successive processing task execution, a cache hit rate at the time of the next repetitive processing task execution lowers and overheads increase in the case of executing a successive processing task and a repetitive processing task in a single processor in a time division manner.例文帳に追加

逐次処理タスクと繰返処理タスクを単一のプロセッサで時分割で実行する場合、繰返処理タスク実行時にキャッシュメモリに複写された命令及びデータが、逐次処理タスク実行時にキャッシュメモリから掃出され、次回の繰返処理タスク実行時のキャッシュヒット率が低下し、オーバーヘッドが増大する。 - 特許庁

The first MCU has a first memory for storing a conference setting for the first communication endpoint relating to a first conference, and a first processor communicated with the first memory executing a conference relating to the first communication endpoint according to the conference setting.例文帳に追加

前記第１ＭＣＵは、第１通信エンドポイント用に会議セッティングを記憶する第１メモリと、前記第１の会議セッティングは、第１の会議に関連し、前記第１メモリと通信する第１プロセッサと、前記第１プロセッサは、前記会議セッティングに従って前記第１通信エンドポイントの関連する会議を実行し、を有する。 - 特許庁

A processor 1 formats HDDs replaced by referring to a data structure table 6 when replacing the HDD 11-0 to HDD 11-3 for constituting a disk array, and increases the memory capacity of the disk array device 100 by assigning a memory space to an empty area generated after formatting these HDDs.例文帳に追加

プロセッサ１は、ディスクアレイを構成するＨＤＤ１１−０〜ＨＤＤ１１−３の交換が行われると、データ構造テーブル６を参照して交換されたＨＤＤのフォーマットを行うとともに、このＨＤＤのフォーマット後に発生する空き領域にメモリ空間を割当てて、ディスクアレイ装置１００のメモリ容量の増加を行う。 - 特許庁

An image processing device for performing image processing for an image signal to be output from an image sensor and outputting the processed image signal is provided with a common memory having line memories for storing an image per row, an image processor for performing the image processing by using the common memory, and a CPU for controlling the image processing section.例文帳に追加

イメージセンサが出力する画像信号に対して画像処理を行って出力する画像処理装置であって、画像を行単位で格納するラインメモリを有する共有メモリと、前記共有メモリを用いて前記画像処理を行う画像処理部と、前記画像処理部を制御するＣＰＵとを備える。 - 特許庁

A semiconductor integrated circuit sets priority to the plurality of processors, measures a waiting cycle occurring within a memory I/F 400 for each of the plurality of processors, and controls an access to the memory for each of the plurality of processors by using an arbiter 200 on the basis of the measured value so that a request from a processor of lower priority is not received.例文帳に追加

複数のプロセッサに優先度を設定し、複数のプロセッサの夫々についてメモリＩ／Ｆ内で発生した待ちサイクルを計測し、計測した値に基づき優先度の低いプロセッサからの要求を受理しないようにアービタを用いて複数のプロセッサ毎のメモリへのアクセスを制御することとした。 - 特許庁

If the programmable circuit is an FPGA that is part of a pipeline accelerator, a processor coupled to the accelerator retrieves from a firmware that represents the configuration, and sends the firmware to the FPGA, which then stores the firmware into a memory such as an electrically erasable and programmable read-only memory (EEPROM).例文帳に追加

プログラマブル回路がパイプライン加速器の部分であるＦＰＧＡであれば、その加速器と結合されたプロセッサはコンフィギュレーションを表すファームウェアを検索し、そのファームウェアをＦＰＧＡに送信し、次いで該ＦＰＧＡがそのファームウェアを電気的に消去可能でプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）等のメモリに記憶する。 - 特許庁

An image processor includes: image processing means for performing image processing on tile images which are divided for each prescribed image size; and a memory connected via a memory bus.例文帳に追加

所定の画像サイズごとに分割されたタイル画像に対して画像処理を実行する画像処理手段と、メモリバスを介して接続されたメモリとを備える画像処理装置において、前記画像処理手段での画像処理を実行したタイル画像それぞれに対して、当該タイル画像内の画素が全て白であるか否かを示すフラグを設定する。 - 特許庁

A memory card 326 that a PC main body (information processor) 20 uses as an external storage device can freely be mounted on and demounted from a monitor (display device) 30 as a peripheral device of the PC main body 20 and the monitor 30 has a function of reading data out of the memory card 326 and displaying them by itself.例文帳に追加

ＰＣ本体（情報処理装置）２０が外部記憶装置として使用するメモリカード３２６をＰＣ本体２０の周辺装置であるモニタ（表示装置）３０に着脱自在にするとともに、メモリカード３２６に格納されているデータをモニタ３０単独で読み出して表示する機能をモニタ３０にもたせる。 - 特許庁

To provide a bus connecting device capable of securing a real-time property of a predetermined processing by control means while reducing a buffer memory mounted on the control means in a configuration where a plurality of control means connected to a second bus accesses a memory connected to a first bus; and to provide an image processor having the same.例文帳に追加

第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供すること。 - 特許庁

The information processing device is configured so as to store an image that is to be retained in a main memory so that a processor can execute an application program, and after execution of the application program is terminated, execute the application program from a state at a time when the image is stored by reading out the stored image to the main memory.例文帳に追加

プロセッサにアプリケーションプログラムを実行させるためにメインメモリに保持されるイメージを保存し、アプリケーションプログラムの実行を終了させた後に、保存されたイメージをメインメモリに読み出すことにより、イメージを保存したときの状態からアプリケーションプログラムを実行するように、情報処理装置を構成する。 - 特許庁

To provide an information processor which speeds up data transfer between a cache memory and an external memory by using DMA transfer and transferring a task and data independently of the processing of a CPU or a DSP and on which a real time OS being applicable to a real time system where absolute time constraint is sever is mounted.例文帳に追加

ＤＭＡ転送を用いて、ＣＰＵ又はＤＳＰの処理と独立してタスク及びデータの転送を行うことにより、キャッシュメモリ１０５と外部メモリ１０６間のデータ転送を高速化し、絶対的時間の制約が厳しいリアルタイムシステムに適用可能なリアルタイムＯＳを搭載した情報処理装置を提供する。 - 特許庁

In the image processor, an encryption key for encrypting the photographed image is stored in a non-volatile memory 56, a decoding key for decoding the encrypted image is stored in a volatile memory 52, and when there is no decoding key during decoding, either a warning is displayed or input of the decoding key is facilitated.例文帳に追加

画像処理装置において，撮像した画像を暗号化するための暗号鍵を不揮発性メモリ５６に記憶し，暗号化された画像を復号するための復号鍵を揮発性のメモリ５２に記憶し，復号化の際に復号鍵が無ければ，警告表示を行うか，或いは，復号鍵の入力を促すようにする。 - 特許庁

A video cache memory provided in a set-top box in a client stores once video contents downloaded from a video contents sales/rental server, the video contents are reproduced from the video cache memory in real time during viewing of the video contents, and a royalty processor automatically executes collection and payment of the copyright fee.例文帳に追加

映像コンテンツ販売・レンタルサーバからダウンロードされる映像コンテンツはいったんクライアント内のセット・トップ・ボックスに具備される映像キャッシュメモリに記憶され、当該映像コンテンツ視聴時に映像キャッシュメモリから実時間再生されるとともに、ロイヤリティプロセッサにより著作権料の徴収及び支払いが自動的に実行される。 - 特許庁

A data transfer request issued from the data processor to a synchronous memory is divided, by a burst transfer length unit request dividing section 11a, into a plurality of data transfer requests in which a data transfer amount can be simultaneously burst-transferred and in which a data amount to be transferred simultaneously are equal to a data amount within a single memory bank.例文帳に追加

データ処理装置からなされた同期型メモリに対するデータ転送要求が、バースト転送長単位リクエスト分割部１１１ａによって、データ転送量が一度にバースト転送されるデータ量で、一度に転送されるデータが単一のメモリバンク内のデータである複数のデータ転送要求に分割される。 - 特許庁

The image processor converts input page-vector image data to block-vector image data, stores the converted block-vector image data into a memory means, and controls the transfer of the image data objective to be processed in an apparatus so as to output raster image data obtained by developing the block-vector image data stored in the memory means.例文帳に追加

入力されたページベクタ画像データをブロックベクタ画像データに変換させ、当該変換されたブロックベクタ画像データを記憶手段に記憶させ、記憶手段に記憶されているブロックベクタ画像データを展開して得られるラスタ画像データを出力させるように、装置内での処理対象の画像データの転送を制御する。 - 特許庁

A line counter segmentation value and segmentation width are set in an image dividing/distributing circuit 104 for continuous image data to be inputted synchronously with an image synchronizing signal, and the image data are stored so that their divided regions can be overlapped in each image distribution memory 106, and the divided images of the each memory are distributed to each processor part 107.例文帳に追加

画像同期信号に同期して入力する連続画像データに対し、画像分割分配回路１０４にラインカウンタ切出値と切出幅を設定し、分割領域を重複させて各画像分配メモリ１０６に格納し、分割された各メモリの画像を各プロセッサ部１０７に分配する。 - 特許庁

A memory card 326 that a PC main body (information processor) 20 uses as an external storage device is freely attachable or detachable to/from a monitor (display device) 30 as a peripheral device of the PC main body 20, and the monitor 30 has a function of reading and displaying data stored in the memory card 326 only by the monitor 30.例文帳に追加

ＰＣ本体（情報処理装置）２０が外部記憶装置として使用するメモリカード３２６をＰＣ本体２０の周辺装置であるモニタ（表示装置）３０に着脱自在にするとともに、メモリカード３２６に格納されているデータをモニタ３０単独で読み出して表示する機能をモニタ３０にもたせる。 - 特許庁

The time sharing processor stores temporarily input data in a buffer memory 12, controls to read out by a read-out controller 13, generates beforehand a predetermined pattern in a pattern generating unit 16, and controls processing start timing for each buffer memory 12 by a cell processing unit 15 in response to a pattern generated by a timing controlling unit 17.例文帳に追加

バッファメモリ１２に入力データを一時的に格納し、読出制御部１３にてその読出制御を行い、パターン生成部１６にて予め所定パターンを生成しておき、タイミング制御部１７にて生成したパターンに応じてセル化処理部１５によるバッファメモリ１２毎の処理開始タイミングを制御する。 - 特許庁

A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.例文帳に追加

プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁

As the result of authentication, when it is determined that the processor 10 is connected to a charging apparatus different from the charging apparatus 30 connected at the time of initial setting, or cannot be authenticated (rejection of authentication), the memory area of a memory in which personal and secret information are stored is erased.例文帳に追加

認証の結果、携帯型情報処理装置１０が初期設定時に接続された充電装置３０とは異なる充電装置に接続されている、つまり認証できないことが判明すると（認証の拒否）、個人及び秘密情報を記憶しているメモリの該当メモリ領域を消去する。 - 特許庁

Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.例文帳に追加

サンプリング率変換器１０２の入力元や出力先として、バッファメモリ１０１とプロセッサバス１０３とを切り替える、入力切替手段１０４及び出力切替手段１０５を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁

In this information processor, when a USB flash memory 5 is connected to a USB port of a PC body 2, a CPU loads a device driver 24b for the USB flash memory and software of a recordable file system 23 common to the case of a DVD-R/RW medium 3 on basic software to form a recordable file management system.例文帳に追加

ＰＣ本体２のＵＳＢポートにＵＳＢフラッシュメモリ５が接続されると、ＣＰＵは、基本のソフトウェア上でＵＳＢフラッシュメモリ用デバイスドライバ２４ｂと、ＤＶＤ−Ｒ／ＲＷメディア３の場合と共通の追記型ファイルシステム２３のソフトウェアとをロードし、追記型ファイル管理システムを形成する。 - 特許庁

Upon receipt of the report of a reconfigure instruction and a switched side configuration memory instruction, the padding insertion unit 122 of a hitless reconfiguration processor 120 transfers a packet data stream with a reconfigure identifier R31 and a switched side configuration memory identifier K32 added to the head of a padding 30 to reconfigure devices 110-1 to 110-N.例文帳に追加

無瞬断リコンフィグレーション処理部１２０のパディング挿入部１２２が、リコンフィギュア指示及び切替先コンフィグメモリ指示の通知を受信すると、パディング３０の先頭にリコンフィギュア識別子Ｒ３１及び切替先コンフィグメモリ識別子Ｋ３２を付加したパケットデータストリームをリコンフィギュアデバイス１１０−１〜１１０−Ｎへ転送する。 - 特許庁

The information processor is provided with hybrid storage having the disk device and the nonvolatile semiconductor memory, a storage medium considered as an object of reading and writing of the hybrid storage is selected to any of the disk device and the nonvolatile semiconductor memory and switched according to the user's specification or working conditions such as temperature, vibration, impact and noise.例文帳に追加

ディスク装置と、不揮発性半導体メモリとを有するハイブリッドストレージを設け、ユーザの指定、または、温度、振動・衝撃、騒音などの稼動状態にしたがい、このハイブリッドストレージの読み書きの対象とする記憶媒体を、前記ディスク装置と前記不揮発性半導体メモリのいずれにするか選択して切り替えるようにする。 - 特許庁

This memory controller 10 performs a coordinate transformation by either of coordinate transformation circuits 09 and 11 in accordance with data set from an image processor 00, and an address generation circuit 17 generates a linear address in the image memory 23 on the basis of data representing generated X and Y coordinates.例文帳に追加

メモリ制御装置１００は、画像処理装置００から設定されたデータに応じて、座標変換回路０９乃至１１の何れかによって座標変換を行い、アドレス生成回路１７は、生成されたＸ座標及びＹ座標を表わすデータに基づいて、画像メモリ２３内におけるリニアアドレスを生成する。 - 特許庁

To provide an image processor equipped with a plurality of image processing modules having respective memories, in which when the capacity of an incorporated memory in a certain image processing module is insufficient to execute target image processing in a certain operation mode, an incorporated memory of another module not used in that operation mode is borrowed without stopping the operation of the other image processing module.例文帳に追加

個別のメモリを有する複数の画像処理モジュールを備えた画像処理装置において、ある画像処理モジュールがある動作モードにて目的の画像処理を実行するために内蔵メモリでは容量不足となる場合に、他の画像処理モジュールの動作を停止させずに内蔵メモリを借用する。 - 特許庁

The controller 100 includes: a memory 101; a communication interface 105 for receiving the image of the visitor from the camera; and a processor 110 which acquires identification information for identifying a registered person, associates the identification information with feature information obtained from the image of the visitor, and stores thereof in the memory 101.例文帳に追加

コントローラ１００は、メモリ１０１と、カメラから訪問者の画像を受信するための通信インターフェイス１０５と、登録者を識別するための識別情報を取得して、識別情報と訪問者の画像から得られる特徴情報とを対応付けてメモリ１０１に記憶するためのプロセッサ１１０とを含む。 - 特許庁

Also, the service processor 127 refers to the time information written in the information storage memories 104 and 122 when a power is supplied to the server system 100, and copies the unique information in the information storage memory in which the new time information is stored, and writes it in the information storage memory in which the old time information is stored.例文帳に追加

また、サービスプロセッサ１２７は、サーバシステム１００への電源投入時に、情報格納メモリ１０４と１２２に書き込まれている時刻情報を参照し、新しい時刻情報を記憶している方の情報格納メモリ内の固有情報を複写して、古い時刻情報を記憶している方の情報格納メモリに書き込む。 - 特許庁

In a display apparatus, a processor 28 processes a block corresponding to a start image and stop image with an interpolation function to generate each intermediate block, a controller multiplier 32 replaces only several data in an output video memory 30 with corresponding data of intermediate blocks among frame outputs from the memory 30.例文帳に追加

プロセッサ２８は、開始画像と終了画像の対応するブロックを補間関数によって処理し、それぞれの中間ブロックを生成し、コントローラ乗算器３２は、出力ビデオメモリ３０からのフレーム出力間において、出力ビデオメモリ３０内の幾つかのデータのみを中間ブロックの対応するデータで置換する。 - 特許庁