「memory processor」に関連した英語例文の一覧と使い方(59ページ目) - Weblio英語例文検索

To provide an information processor which is effective in facilitating the mounting and demounting of a main-body built-in device such as a memory, an HDD, and an extension board and also facilitating changes of jumper settings, dip switch settings of a motherboard, etc.例文帳に追加

メモリ、ＨＤＤ、拡張ボードに代表される本体内蔵デバイスの着脱を簡便にし、またマザーボード等のジャンパー設定、ディップスイッチ設定等の変更を簡便にするのに効果的な情報処理装置を提供する。 - 特許庁

Image data of the paper 10 inputted through an image input device 12 are binarized by an image processor 13, and developed to an image memory 15 having a horizontal X-axis and a vertical Y-axis in pixel units.例文帳に追加

画像入力装置１２を通じて入力された用紙１０の画像データは画像処理装置１３にて二値化処理された後、水平方向をＸ軸、垂直方向をＹ軸とした画像メモリ１５に画素単位で展開される。 - 特許庁

The service processor 15 then initializes a memory 9 of the cell 3 for newly constituting the partition P_1, starts the partition P_1 constituted by the cell 3 and an IO part 11, and starts an OS of the partition P_1 constituted by the cell 3 and the IO part 11.例文帳に追加

次に、サービスプロセッサ１５は新たにパーティションＰ_1を構成するセル３のメモリ９を初期化し、セル３とＩＯ部１１で構成されるパーティションＰ_1を起動し、セル３とＩＯ部１１で構成されるパーティションＰ_1のＯＳを起動する。 - 特許庁

The still image data recorded within the inner memory 14 and the photographing history information can be confirmed by an arbitrary unit connected to an external portion, maintenance can be performed by the processor alone, and the maintainability can be improved.例文帳に追加

内部メモリ１４に記録された静止画像データと撮像履歴情報を外部に接続した任意の装置によって確認することができ、プロセッサ単独でメンテナンスを行うことが可能になり、メンテナンス性を改善することが可能になる。 - 特許庁

The judgment is made by checking whether or not the IP address that the information processor 10 requests is an assignable IP address stored in a memory 22.例文帳に追加

クライアントにおいて、前回接続した際の識別子を記憶しておき、再度接続要求する際に、その識別子を指定して接続要求を行ない、サーバでは、指定された識別子が未使用であれば、その識別子をクライアントに割り当てる。 - 特許庁

A display board 20 is provided with a VDP (Video Display Processor) 22, a ROM (Read Only Memory) 23, a CPU (Central Processing Unit) 24, a clock IC 25, a voice IC 26, and a bus 200.例文帳に追加

表示基板２０には、ＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）２２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３，ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２４、時計ＩＣ２５、音声ＩＣ２６、バス２００が備えられている。 - 特許庁

The function part 35 monitors the operation state of the processor 4, establishes a logical line according to the information in the memory 36 when a stop → run state change is detected and creates a logical line establishment state only when the program 42 is in operation.例文帳に追加

機能部分３５は、プロセッサ４の動作状態を監視し、ＳＴＯＰ→ＲＵＮの状変検出時にメモリ３６の情報をもとに論理回線の確立処理を行い、プログラム４２が動作時のみ論理回線確立状態を作り出す。 - 特許庁

In each of PLC 1A-1N, a processor 3 is provided with a user memory 31 and an application program 32, and an Ethernet(R) interface 2 is provided with a physical layer 21, a data link layer 22, an IP 23, a UDP 24 and a data transmitting-receiving function part 25.例文帳に追加

各ＰＬＣ１Ａ〜１Ｎは、プロセッサ３にユーザ用メモリ３１とアプリケーションプログラム３２を設け、イーサネットインタフェース２に物理層２１とデータリンク層２２とＩＰ２３とＵＤＰ２４およびデータ送受信機能部２５を設ける。 - 特許庁

To provide an information processor, an image forming device, a memory management method, a program therefor and a recording medium recorded with the program which can simultaneously obtain a high real time performance, a high reliability and a high stability, and can easily be developed.例文帳に追加

高リアルタイム性と高信頼性と高安定性とを同時に得ることが可能で且つ開発が容易な情報処理装置、画像形成装置、メモリ管理方法、そのプログラム及びそのプログラムを記録した記録媒体を提供する。 - 特許庁

The system integrated with each tire attached to a vehicle has sensors measuring pressure and temperature of the tire, the measured pressure is supplied to a processor for correcting it by the temperature, and the pressure of the tire corrected by the temperature is stored in a memory.例文帳に追加

車に装着された各タイヤと一体のシステムは、タイヤの圧力および温度を測定すセンサを有し、測定された圧力を温度で補正するプロセッサに供給され、温度補正されたタイヤの圧力はメモリーに記憶される。 - 特許庁

The device includes: the plurality of line sensor cameras; the image recording part having a plurality of A/D converting circuits, a plurality of writing circuits, a memory part, a reading circuit, an address control part, a central processor, a time generator, and a character generator; and the video monitor.例文帳に追加

複数のラインセンサカメラと、複数のＡ／Ｄ変換回路と複数の書き込み回路とメモリ部と読み出し回路とアドレス制御部と中央処理装置とタイム発生器と文字発生器とを備える画像記録部と、ビデオモニタとを有する。 - 特許庁

A processor 3 in each of PLCs 1A to 1N is provided with a user memory 31 and an application program 32, and an Ethernet interface 2 in each of the PLCs 1A to 1N is provided with: a physical layer 21; a data link layer 22; an IP 23; a UDP 24; and a data transmission reception function section 25.例文帳に追加

各ＰＬＣ１Ａ〜１Ｎは、プロセッサ３にユーザ用メモリ３１とアプリケーションプログラム３２を設け、イーサネットインタフェース２に物理層２１とデータリンク層２２とＩＰ２３とＵＤＰ２４およびデータ送受信機能部２５を設ける。 - 特許庁

The control processor performs the following control to carry out image processing to extract the microstructure by using a correlation between the tomographic image stored in the image memory 26 and a tomographic image corresponding to a position of the ultrasonic probe 12 at a present moment.例文帳に追加

すなわち、前画像メモリ26に記憶された断層像と、現時点の前記超音波プローブ12の位置に対応する断層像と、の間の相関を利用して微小構造物を抽出する画像処理を実行させる制御を行う。 - 特許庁

To reduce the time required for recovery operation from a power-saving mode in an information processor which performs processing in the recovery operation from the power-saving mode to read a control program from a hard disk device and store it in a volatile memory.例文帳に追加

省電力モードからの復帰動作で制御プログラムをハードディスク装置から読み出して揮発メモリに格納する処理を行う情報処理装置において、省電力モードからの復帰動作に要する時間を短くする。 - 特許庁

The main processor 21 writes information on the operation state of an own device as device information in a main memory 26 connected to the information processing controller and transmits the device information to the other device according to a request from the another device.例文帳に追加

メインプロセッサ２１は、自装置の動作状態に関する情報を装置情報として、情報処理コントローラに接続されたメインメモリ２６に書き込むとともに、他装置からの要求に応じて、その装置情報を他装置に送信する。 - 特許庁

The memory controller 105 ensures coherency between the processor caches, and if there is an anomaly in first entry information corresponding to first address information acquired from the directory 106, outputs a command to invalidate the first entry information to the processors 101.例文帳に追加

メモリコントローラ１０５は、プロセッサキャッシュ間のコヒーレンシを保証し、ディレクトリ１０６から得た第１アドレス情報に対応する第１エントリ情報に異常が有る場合、第１エントリ情報を無効化する指示をプロセッサ１０１へ出力する。 - 特許庁

The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

Also, the three-forked path control means 103 is provided with a data path switch to which the data buses of the processor 111, the memory bus 112, and the system bus 113 are connected for transferring the data on the data buses to one another according to the data bus control signal.例文帳に追加

又、この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパススイッチを有する。 - 特許庁

A processor 7 retrieves a character message including the specified substitute string from a plurality of character messages stored in a character message memory 3 and a routine sentence ROM 6 by using the substitute string as a keyword.例文帳に追加

次に、文字メッセージメモリ３および定型文ＲＯＭ６に記憶されている複数の文字メッセージの中から、指定された置換文字列をキーワードとして、当該置換文字列を含む文字メッセージが処理装置７により検索される。 - 特許庁

When copy operation or print operation is commanded by a user from an operating section, or the like, (step S15) and the image processor makes a transition to a printable state, the received data stored in the image memory is outputted by utilizing that chance.例文帳に追加

そして操作部などからユーザーによる複写動作、またはプリント動作が指示され（ステップＳ１５）、装置がプリントアウト可能状態に移行した場合にこの機会を利用して画像メモリに保持された受信データを出力する。 - 特許庁

To quickly correct an error which occurs in a bit value in a cache memory in a system such as a critical and safety-related system in a processor for controlling an anti-lock brake system to which advanced safety is required and must be proved.例文帳に追加

アンチ・ロック・ブレーキ・システムを制御するプロセッサ内のクリティカルで安全関連のシステムなど、高度な安全性が要求され、証明できなければならないシステムにおけるキャッシュ・メモリ内のビット値に起こるエラーを敏速に訂正する。 - 特許庁

An A/D converter 12 and a photographing signal processing circuit 14 convert a picture photographed by an image pickup device 10 of this image processor into a signal with a YUV form and gives the converted signal to a memory interface 18, and the signal is written in a VRAM area of a DRAM 16.例文帳に追加

撮像素子１０による撮影画像は、Ａ／Ｄ変換器１２及び撮影信号処理回路１４によりＹＵＶ形式でメモリインターフェース１８に印加され、ＤＲＡＭ１６のＶＲＡＭ領域に書き込まれる。 - 特許庁

An information processor comprises: a non-volatile main memory in which backup target information necessary for terminating a running system and restarting the system is stored; and a host control unit for performing respective pieces of processing for starting or terminating the system.例文帳に追加

情報処理装置は、起動中のシステムを終了して次に起動する際に必要なバックアップ対象情報が格納される不揮発性のメインメモリと、システムの起動及び終了に係る各処理を行うホスト制御部とを備える。 - 特許庁

To provide a semiconductor device with a trace function capable of efficiently debugging whether or not a program is normally run even when the storage capacity of a trace memory is comparatively small and its processor development support device.例文帳に追加

トレ−スメモリの記憶容量が比較的小さい場合でも、プログラムが正常に走行できているかを効率的にデバッグできるトレース機能をもつ半導体装置及びそのプロセッサ開発支援装置を提供することを目的とする。 - 特許庁

To ensure input/output capability and localize data destruction and a fault by eliminating mutual interference between computers in an NAS used by a plurality of computers, and to increase use efficiency of resources such as a processor, a memory, etc., in a device.例文帳に追加

複数の計算機に使用されるNASにおいて、計算機相互の干渉を排除し、入出力の能力の保証・データ破壊や障害の局所化を行い、また装置内部のプロセッサ、メモリ等の資源の利用率を高める。 - 特許庁

Changeover to the state of endlessly reproducing the recorded video images of the frame memory 3 is performed by trigger signals from a sound signal processor 4 capable of identifying specified sound from a microphone 2 and they are displayed on a display 5.例文帳に追加

マイク２より特定の音響を識別することの出来る音響信号処理装置４からのトリガ信号で記録されたフレームメモリ３の映像をエンドレスに再生する状態に切り替えてディスプレイ５に表示する構成とする。 - 特許庁

The intensity image can be divided into blocks and each block having plural image pixels includes a memory storage unit, an image processor, and a discrete cosine transformed divided intensity image filter output signal feature identifier.例文帳に追加

強度画像は複数の画像ブロックに分割することが可能であり、複数の画像画素を備える各ブロックは、メモリ格納ユニットと、画像プロセッサと、離散余弦被変換被分割強度画像フィルタ出力信号特徴識別子とを含む。 - 特許庁

On the side of the information processor (tape steamer drive, library device, host computer or the like, by performing processing by acquiring the procedure information stored on the memory, control processing is executed corresponding to the contents of the procedure information.例文帳に追加

そして、情報処理装置側（テープストリーマドライブ、ライブラリ装置、及びホストコンピュータなど）では、メモリに記憶された手続き情報を取得して処理を行うことで、その手続き情報の内容に応じた制御処理を実行するようにされる。 - 特許庁

The data processor can generate strobe signals (CS, RD and WR) for instructing the assert, negate or others of the data direction at desired timing to a memory interface corresponding to the transition of the state code as desired.例文帳に追加

データプロセッサは、メモリインタフェース回路に対し、ステートコードの遷移に応じて所望のタイミングでデータディレクションのアサートやネゲート並びにその他の指示を与えるためのストローブ信号（ＣＳ，ＲＤ，ＷＲ）を所望に生成することを可能にする。 - 特許庁

To provide a data processor, with which time for updating stored data is shortened by enabling efficient updating processing without requiring copy operation for every time of stored data updating, which is conventionally required, when updating the stored data to a nonvolatile memory.例文帳に追加

不揮発性メモリに対する記憶データの更新時、従来必要とされた記憶データ更新ごとのコピー操作を必要とせず、効率的な更新処理が可能となり、記憶データの更新時間が短くなるデータ処理装置を提供する。 - 特許庁

The automatic annotation transmission device (100) including a memory (104), a processor (102) and a transmitter (106) is programmed with information related to the nearby photographic subject, configured to transmit the information to a properly configured automatic annotation reception device (200).例文帳に追加

メモリ(104)、プロセッサ(102)、及び送信機(106)を含む自動注釈送信装置(100)は、近くの被写体に関連する情報を用いてプログラムされ、適切に構成されている自動注釈受信装置(200)に情報を送信するように構成される。 - 特許庁

When the surface passes the lattice point by the growth and change of the material; a material inner information processor 20 computes the material inner information of the material inside, and stores the material inner information in the memory area of the corresponding lattice point.例文帳に追加

素材内部情報処理部２０は素材の成長変化により表面が格子点を通過した際に、素材内部の素材内部情報を算出し、素材内部情報を対応する格子点の記憶領域に格納する。 - 特許庁

A processor refers to the I/O resource file expanded to the main memory 12 by the system management controller 14 and thereby checks to see whether or not the device driver of each of the peripheral devices 16_1 to 16_4 requires the I/O space resources.例文帳に追加

プロセッサは、システム管理コントローラ１４によってメインメモリ１２に展開されたＩ／Ｏリソースファイルを参照することによって周辺デバイス１６_1〜１６_4のデバイスドライバがＩ／Ｏ空間リソースを必要とするか否かを調べる。 - 特許庁

A client processor 15 including an application software 45, a print server 20 including a device cache memory 35, a spooling system 40 and a port monitor 42, a DHCP server 25 and a network printer 30 are connected to a communication network 10.例文帳に追加

通信ネットワーク１０には、アプリケーションソフトウエア４５を含むクライアントプロセッサ１５と、デバイスキャッシュメモリ３５とスプーリングシステム４０とポートモニタ４２とを含むプリントサーバ２０と、ＤＨＣＰサーバ２５と、ネットワークプリンタ３０とが接続されている。 - 特許庁

The inputted parallax amount adjusting data are outputted to a stereo image processor 100 and converted into parallax amount adjusting information at the same time to be recorded in a file or a memory in a parallax amount adjusting information recorder 103.例文帳に追加

入力された視差量調整用データは、立体画像処理部１００に出力されると同時に、視差量調整情報記録部１０３において、視差量調整情報に変換されてファイルやメモリに記録される。 - 特許庁

The information processor also includes: a first image transmission part transmitting the image held in the first image memory to a terminal device; and a second image transmission part for transmitting the image by the combination of a reference image with a difference image.例文帳に追加

また、情報処理装置は、第１の画像メモリの保持される画像を端末装置へ送信する第１の画像送信部と、前記画像を基準画像と差分画像とを組み合わせて送信する第２の画像送信部を有する。 - 特許庁

To properly process an image file as efficiently using a memory resource, in an image data processor reading data from a storage medium the image file as the data of a class unit and processing them, and an image data processing method.例文帳に追加

画像ファイルをクラスタ単位のデータとして記憶した記憶媒体からデータを読み出して処理する画像データ処理装置および画像データ処理方法において、メモリ資源を効率的に活用しながら画像ファイルを適切に処理する。 - 特許庁

The latest link data search part 18 provides the latest link record with respect to the request for link data from a navigation processor 17 indicating the link ID, the map data stored in the map data memory 21 or both the map data and the route data, among the link records that have the indicated link IDs as link data is provided to the navigation processor 17.例文帳に追加

最新リンクデータ探索部１８は、ナビゲーション処理部１７からのリンクＩＤを指定したリンクデータの要求に対して、地図データ記憶部２１に記憶されている地図データまたは地図データ及び路線データの双方に含まれる、指定されたリンクＩＤを持つリンクレコードのうちの、最新のリンクレコードがリンクデータとしてナビゲーション処理部１７に提供する。 - 特許庁

This data processor of the present invention has a data save control part 2 for saving all the data required for restoring a state of the electronic circuit part 1 into a nonvolatile memory 3, during a period until an electric power source voltage VDD reaches an operation securing lower-limit voltage of the processor after detecting a drop of the electric power source voltage VDD, when the electric power source is broken.例文帳に追加

本発明に係るデータ処理装置は、電源遮断時、電源電圧ＶＤＤの降下が検知されてから、電源電圧ＶＤＤが装置の動作保証下限電圧に達するまでの間に、電子回路部１の状態復帰に必要な全データを不揮発性メモリ３に退避するデータ退避制御部２を有して成る構成とされている。 - 特許庁

The barrier synchronization processing is conducted by allocating a synchronous flag region 5 indicative of a synchronous point indicating the completion of the execution of each processor 1 for barrier synchronization on a shared memory 4, updating the synchronous flag region 5 by means of software in accordance with an execution state, and comparing the synchronous flag regions 5 of the other processors participating in the barrier synchronization with each other by means of each processor 1.例文帳に追加

共有メモリ４上にバリア同期をとる各プロセッサ１の実行が完了した同期ポイントを示す同期フラグ領域５を割り当て、ソフトウェアによりこの同期フラグ領域５を実行状態に応じて更新し、各プロセッサ１はバリア同期に参加する他のプロセッサの同期フラグ領域５同士を比較することでバリア同期処理を行う。 - 特許庁

A wireless device includes at least one processor configured to process traffic data about a peer-to-peer call with a target wireless device of the peer-to-peer call in accordance with requirements of quality of service (QoS) confirmed with respect to the peer-to-peer call, and transmit the processed traffic data to the target wireless device and a memory connected to the processor.例文帳に追加

ピアツーピア呼の目標の無線装置との前記ピアツーピア呼に関して確認されたサービス品質（ＱｏＳ）要件にしたがって、前記ピアツーピア呼に関するトラフィックデータを処理し、前記処理されたトラフィックデータを前記目標の無線装置に送信するように構成された少なくとも１つのプロセッサと、それに結合されたメモリを具備する無線装置。 - 特許庁

There is provided an apparatus comprising at least one processor which is configured to determine a reference power spectral density (PSD) level, adjust a transmit power spectral density (PSD) delta, and determine a transmit PSD of a data channel based on the reference PSD level and the transmit PSD delta, and a memory coupled to the at least one processor.例文帳に追加

基準電力スペクトル密度（ＰＳＤ）レベルを決定し、伝送電力スペクトル密度（ＰＳＤ）デルタを調整し、該基準ＰＳＤレベルおよび該伝送ＰＳＤデルタに基づいてデータチャネルの伝送ＰＳＤを決定するように構成された少なくとも１つのプロセッサと、該少なくとも１つのプロセッサに結合されたメモリとを備える装置。 - 特許庁

An apparatus comprises: at least one processor configured to determine a reference transmission power level, detect errors in signaling sent on a control channel and adjust a transmission power level for the control channel based on the reference transmission power level and the errors detected on the control channel; and a memory coupled to the at least one processor.例文帳に追加

基準伝送電力レベルを決定し、制御チャネルで送信されたシグナリングのエラーを検出し、該基準伝送電力レベルおよび該制御チャネルで検出された該エラーに基づいて該制御チャネルの伝送電力を調整するように構成された少なくとも１つのプロセッサと該少なくとも１つのプロセッサに結合されたメモリとを備える装置。 - 特許庁

To provide a processor integrated circuit capable of reducing hardware design manhours, in a processor integrated circuit provided with (n) processors (n is a natural number not smaller than 2) different in latency of DMA (Direct Memory Access) and (n) DMA mediation circuits for executing DMA via arithmetic units by mediating access to the respective processors.例文帳に追加

ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）のレイテンシが異なるｎ（ｎは２以上の自然数）個のプロセッサと、各プロセッサに対するアクセスを調停し、演算器を介してＤＭＡを行うｎ個のＤＭＡ調停回路とを備えたプロセッサ集積回路において、ハードウェア設計工数を削減できるプロセッサ集積回路を提供する。 - 特許庁

To provide an image processor capable of improving throughput by preventing processing interruption caused by no presence of an empty area in which memory addresses continue, which are necessary to store processed image data when the arrangement of image data in a storage area is not appropriate, and to provide an image forming apparatus provided with the image processor, and an image processing method.例文帳に追加

記憶領域における画像データの配置が不適切な場合に処理後画像データの記憶に必要な、メモリアドレスが連続した空き領域がなくなることによる処理の中断を防止して、処理能力を向上させることができる画像処理装置、該画像処理装置を備える画像形成装置及び画像処理方法を提供する。 - 特許庁