「memory processor」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

To provide an information processor and its method which prepare one integrated electronic document from a plurality of different material electronic documents and can easily perform editing while maintaining the relation between the material electronic documents and the integrated electronic document, and to provide a computer readable memory.例文帳に追加

異なる複数の素材電子文書から１つの統合電子文書を作成し、素材電子文書と統合電子文書との関係を維持しながら容易に編集を行うことができる情報処理装置及びその方法、コンピュータ可読メモリを提供する。 - 特許庁

To provide a display, a portable information processor and electronics which can realize plural icons with different colors and shapes by small memory consumption and which enables easy grasp of functions linked corresponding to each icon.例文帳に追加

色や形の異なる複数のアイコンを少ないメモリ消費量で実現でき、各アイコンに対応して結びつけられている機能を容易に把握することのできる表示装置及び携帯型情報処理装置並びに電子機器を提供することを提供すること。 - 特許庁

In a method of designing a fixed format emissive display, a computing device having a processor and a memory is used, wherein the display includes an array of emissive pixel elements, and each pixel element includes at least two sub-pixel elements made of different materials.例文帳に追加

固定フォーマット発光性ディスプレイの設計方法であって、プロセッサおよびメモリを有する計算装置を使用するものが記載され、ディスプレイはアレイとなった発光画素素子を備え、各々の画素素子は、異なる材料からなる少なくとも２個の副画素素子を含む。 - 特許庁

To provide an image processor with an inexpensive apparatus configuration that can attain image quality improvement equivalent to that of prior arts in which a binary image subjected to bit map expansion is converted into a multi-value image in a form realizing change of the resolution without the need for increasing the memory capacity and the processing load.例文帳に追加

ビットマップ展開された２値画像の多値画像への変換を解像度変更が可能な形で行う従来技術と同等の画質向上効果をメモリ容量の増大なく、処理の負担も大きくせずに、低コストな装置構成にて対応可能とする。 - 特許庁

In this camera image compression processor, a memory 4c divides an area in a block unit in compression coding processing with respect to a screen frame, and distortion aberration characteristic data of the superwide-angle lens 1 stepped on the basis of a selection range in motion compensation frame prediction is stored in advance in each divided area.例文帳に追加

メモリ４ｃは画面フレームに対して圧縮符号化処理におけるブロック単位でエリア分割し、その分割エリア毎に動き補償フレーム予測での選択範囲を基にステップ化した超広角レンズ１の歪曲収差特性データが予め記憶されている。 - 特許庁

A processor 12 controls a power supply control unit 15 to stop electric power supplied to a RAM 13, a flash memory 14, and a second communication interface 16 when the link of a first communication interface is not detected or when data transfer is not detected.例文帳に追加

プロセッサ１２は、第１の通信インタフェース１１のリンクが検出されないとき、またはデータ転送が検出されないときに電源制御部１５を制御して、ＲＡＭ１３、フラッシュメモリ１４および第２の通信インタフェース１６への電力供給を停止させる。 - 特許庁

Thus, it is possible to achieve the operation analysis and debug processing of an information processor with high flexibility by executing the read-out/write-in of the value of the register of the memory or I/O device just before the processing of the transaction satisfying the trigger conditions.例文帳に追加

これにより、トリガ条件を満たすトランザクションの処理直前に、メモリあるいはI/Oデバイスのレジスタの値を読み出し、メモリあるいはI/Oデバイスのレジスタに値を書く等により、情報処理装置の動作解析、デバッグ処理を高い柔軟性を持って行うことができる。 - 特許庁

To provide a data processor allowing reading or writing of data with a combination of optional addresses in one processing cycle regardless of arrangement of the image data after rearrangement by using a multiport memory to heighten flexibility of the data to be read or written.例文帳に追加

マルチポートメモリを使用することによって読出し、または書込みされるデータの自由度を高め、並び替え後の画像データの配列によらず、１回の処理サイクルで任意のアドレスの組合せでデータを読出す、あるいは書込むことが可能なデータ処理装置を提供する。 - 特許庁

To provide an image processor and an image processing method by which transparency process can be performed in a favorable manner by a small amount of memory, even when a group of object images which is constituted by sequentially overwriting object images is superimposed on another object image or a background.例文帳に追加

オブジェクト画像を順次上書きすることによって構成されるオブジェクト画像のグループを他のオブジェクト画像または背景に重ね合わせる場合でも、少ないメモリ容量で良好に透明処理が行える画像処理装置及び画像処理方法の提供。 - 特許庁

This signal processor is provided with interface module groups 19-31 corresponding to plural signals, a control module 8 and processing module groups 9b-16b, and memory module groups 9a-19a, and each module is connected through plural independent buses 6, 7, 17, and 18 including a high speed data bus.例文帳に追加

複数の信号に対応したインターフェースモジュール群１９〜３１と、制御モジュール８および処理モジュール群９ｂ〜１６ｂと、メモリモジュール群９ａ〜１９ａとを設け、各モジュールを、高速データバスを含んだ独立した複数のバス６，７，１７，１８により接続する。 - 特許庁

To provide an image processor which previously detects image data not displayed because they are overwritten with source image data of high display priority, and displays the dots of the low display priority behind a transparent color without gaining unnecessary access to an image memory and a display buffer.例文帳に追加

高表示優先度のソース画像データにより上書きされ表示されない画像データを予め検出し、画像メモリや表示バッファに対する無駄なアクセスをせず、透過色の下部の低表示優先度のドットを表示する画像処理装置を提供する。 - 特許庁

The camera for the mobile phone comprises two lenses for capturing an object such as a scene and a person, two sensors corresponding to the respective lenses, a switch for switching the video signal from each sensor, a DSP (Digital Signal Processor) receiving the video signal and applies image processing to the video signal, and a memory.例文帳に追加

携帯電話用カメラは、風景、人物などの被写体を取り込む２個のレンズと、それぞれのレンズに対する２個のセンサと、それぞれのセンサからの映像信号を切替えるスイッチ、映像信号を受け画像処理するＤＳＰと、メモリにより構成される。 - 特許庁

The first CPU 15 measures the number of connecting times when the electronic endoscope 10 is mounted on the video processor, records the number of connecting times to the second memory 17 every time of changing the number of the connecting times, and measures the number of writing times based on the time of use and the number of connecting times.例文帳に追加

第１ＣＰＵ１５は、電子内視鏡１０がビデオプロセッサに装着された接続回数を計測し、接続回数の値が変化する度に第２メモリ１７に接続回数の値を記録し、使用時間と接続回数に基づいて書き込み回数を計測する。 - 特許庁

This signal processor is provided with first and second encrypting/decrypting parts (109, 110) for encrypting/decoding a digital signal to be inputted/outputted, a memory (104) for temporarily storing the digital signal and an arbiter (adjusting part) (103) for arbitrating the digital signal, and for processing it in time-division manner.例文帳に追加

入出力するディジタル信号を暗号化および復号化する第一および第二の暗号復号部（１０９，１１０）と、ディジタル信号を一時格納するメモリ（１０４）と、ディジタル信号を調停し時分割に処理するアービタ（調停部）（１０３）とを設ける。 - 特許庁

When the device power source is turned ON, a CPU 11 judges whether the start of the information processor has failed, and when judging that the start has failed, the CPU 11 calculates the automatic power source ON time on the basis of the current time, makes a memory 14 store it, and turns the device power source off.例文帳に追加

ＣＰＵ１１は、装置電源のオンによる起動時に起動に失敗したか否かを判断し、起動に失敗したと判断されると、現在時刻に基づいて自動電源オン時刻を算出して、メモリ１４に記憶させた後、装置電源をオフする。 - 特許庁

This parallel processor 100 is provided with plural computing elements 40a-40f, reads command codes from a memory 110 by the unit of the command group, and actuating the computing elements 40a-40f in parallel based on the read command code to make an arithmetic process.例文帳に追加

並列演算処理プロセッサ１００は、複数の演算器４０ａ〜４０ｆを備え、命令グループ単位で、命令コードをメモリ１１０から読み出し、読み出した命令コードに基づいて各演算器４０ａ〜４０ｆを並列に動作させることにより演算処理を行う。 - 特許庁

To provide an image signal processor having a small circuit scale, capable of responding to both of enlargement and contraction by easy switching and further constituted so as to minimize rewriting frequencies of a line memory in the enlargement and contraction of an image in the vertical direction.例文帳に追加

垂直方向の画像の拡大と縮小において、回路規模が小さく、拡大と縮小の両方に簡単な切替えで対応することができ、更にラインメモリの書き換えアクセス回数を最小限にする構成の画像信号処理装置を提供することにある。 - 特許庁

The data processor selects an addressing mode in accordance with a handling process which handles data held in different addressing modes such as a tile type addressing mode and an array type addressing mode, based on information to indicate a memory area where the data is stored or a lookahead conversion buffer where a data arrangement is stored.例文帳に追加

タイル型アドレスで保持されるデータとアレイ型で保持されるデータの異なるアドレッシングのデータを、保持されているメモリの領域または先読み変換バッファに保持するデータ配置を示す情報に基づいて、処理プロセスに応じてアドレッシングを選択する。 - 特許庁

When a fault recognition part 71 of a processor 7 detects abnormality occurring to a fan 5, etc., a saving process means 72 saves data which do not have been written to HDDs 3-1 to 3-n yet among the data stored in the cache memory 8 in response.例文帳に追加

プロセッサ７の障害認識部７１がファン５等で発生した異常を検出すると、これを受けて退避処理手段７２がキャッシュメモリ８に記憶されているデータで、ＨＤＤ３−１〜３−ｎへの書込みが完了していないデータの退避処理を実行する。 - 特許庁

An image is formed on a sheet based on image data and when the sheet is discharged from an imaging apparatus 1 to a finisher (post-processor of sheet) 2 and carried to an intermediate tray (position of clear conditions) 21, image data 176 is cleared from an image memory.例文帳に追加

画像データに基づき用紙に画像を形成した後、当該用紙が画像形成装置１からフィニッシャ（用紙後処理装置）２に排出された後で、しかも中間トレイ（クリア条件位置）２１に搬送された時点で画像データ１７６が画像メモリからクリアされる。 - 特許庁

An NIC control means 31 assigns a registered IP address to the NICs 41, 51 in the communication processor 30 and controls correspondence between the IP address and MAC (Memory Access Controller) addresses 42, 52 assigned to the NICs 41, 51 as an NIC/IP address correspondence table 32.例文帳に追加

ＮＩＣ管理手段３１は、登録されたＩＰアドレスを通信処理装置３０内のＮＩＣ４１、５１に対して割り当て、ＩＰアドレスとＮＩＣ４１、５１に割り当てられたＭＡＣアドレス４２、５２との対応を、ＮＩＣ／ＩＰアドレス対応表３２として管理する。 - 特許庁

An extracting engine 314 operationally connected to a control processor 317 and system memory 313 synthesizes voices while using one or plural alternant record dictionaries 315 to be personally selected by a user.例文帳に追加

個人無線局サーバは、複数の加入者プロフィルを個人的関心トピックと共に記憶し、そのトピックに従って各種ウェブ・サイトからコンテンツ素材を組み立て、そのコンテンツを、加入者の要求に応じてワイヤレス・ディジタル・ネットワークを介して加入者のユーザ端末へ伝送する。 - 特許庁

This image processor has an error memory, error diffusion processors of the number equal to the number of the laser beams, data delaying devices among the error diffusion processors, and video signal generators of the number equal to the number of the laser beams and performs error diffusion in parallel by the number equal to the number of the laser beams.例文帳に追加

誤差メモリと、レーザービームの本数と同数の誤差拡散処理装置と、誤差拡散処理装置間のデータ遅延装置と、レーザービームの本数と同数のビデオ信号生成装置を持ち、レーザービームの本数と同じ数だけ並列に誤差拡散処理を行う。 - 特許庁

A signal processor circuit 4 previously measures the input/output characteristics (relation between the input and output levels of an incident light ) in nonlinear ranges around and above a knee point of a solid state imaging device 1 every pixel and stores the result in a memory 5.例文帳に追加

信号処理回路４により、予め固体撮像素子１のニーポイント前後及びニーポイント以上の直線性の無い領域の入出力特性（入力光の入力レベルと出力レベルとの関係）を画素毎に測定して記憶装置５に記憶しておく。 - 特許庁

The acknowledgement is delayed until the operation is completed (i.e., until the memory is updated and the data are visible to the remote processor), as determined by a read operation initiated and performed by the receiving I/O adapter transparent to the sending I/O adapter.例文帳に追加

送信Ｉ／Ｏアダプタに対してトランスペアレントな受信Ｉ／Ｏアダプタが開始し実行する読み取り操作により決定されるように、肯定応答は、操作が完了するまで（即ち、メモリが更新され、データがリモート・プロセッサに見えるようになるまで）遅延される。 - 特許庁

The memory 36 of a processor unit 30 stores a table, where, with respect to the narrow-band light and its wavelength, a color filter having its highest spectral product of the spectral sensitivity of an imaging device 22 and the transmittance of a color filter is corresponded as the first color filter.例文帳に追加

プロセッサユニット３０の記憶部３６には、狭帯域光と、この狭帯域光の波長に対して、撮像素子２２の分光感度と色フィルタの透過率の分光積が最も高くなる色フィルタを第１色フィルタとして対応させるテーブルが記憶されている。 - 特許庁

When an information processing apparatus 1 is powered on, a program transfer device 12 reads out a program to be executed by a processor 14 from a storage device 17 having a non-volatile memory and writes the program in a RAM 122 capable of faster access than the storage device 17.例文帳に追加

情報処理装置１の電源が投入されると、プログラム転送装置１２が、不揮発性メモリを有する記憶デバイス１７から、プロセッサ１４が実行するためのプログラムを読み出して、記憶デバイス１７よりも高速にアクセス可能なＲＡＭ１２２に書き込んでおく。 - 特許庁

This task trace method of a computer device is equipped with a processor having an operating system for executing an application program by a multi-task system and executing task trace processing in response to a debug interruption request, and having a debug register, and with a memory having a trace buffer.例文帳に追加

アプリケーションプログラムをマルチタスク方式で実行し、デバッグ割り込み要求に応答してタスクトレース処理を実行するオペレーティングシステムを有し、かつ、デバッグレジスタを有するプロセッサと、トレースバッファを有するメモリとを備えるコンピュータ装置のタスクトレース方法である。 - 特許庁

The data transfer device holds single transfer data in the buffer 108 to a single transfer request from the image processor 2 and a burst transfer request from the image input/output device 3, and controls a selector 107 and a selector 109 so that burst transfer to the memory 4 is performed.例文帳に追加

画像処理装置２からのシングル転送要求と、画像入出力装置３からのバースト転送要求に対し、バッファ１０８にシングル転送データを保持するとともに、メモリ４へのバースト転送を行うようセレクタ１０７、セレクタ１０９を制御する。 - 特許庁

A synthetic expression is generated from first and second expressions by a memory 44 and a processor 46, and super- resolution techniques are used to generate a high-resolution expression from the synthetic expression on the basis of PSF(point spread function) of a flat bed scanner 10 and the extent of the motion error.例文帳に追加

そして、メモリ４４及びプロセッサ４６により、第１表現及び第２表現から合成表現を生成し、超解像度技法を用いて、フラットベッド・スキャナ１０のＰＳＦとモーションエラーの量を基づき合成表現から高解像度表現を生成する。 - 特許庁

The information processor is provided with a calculator process part 14 executing a calculator application program 32 to output the calculation result data 24, a character input process part 31 creating text data by executing a distinct character input application program 31, and a shared memory region 23.例文帳に追加

電卓アプリケーションプログラム３２を実行して計算結果データ２４を出力する電卓処理部１４と、別個の文字入力アプリケーションプログラム３１を実行することでテキストデータを作成する文字入力処理部３１と、共用メモリ領域２３とを備える。 - 特許庁

To provide a system and a method accessing to a system event resister present in a processor or another memory location as a big endian register or a little endian register depending on an operating system (OS) accessible bit for endian selection.例文帳に追加

プロセッサ又は他のメモリロケーションに存在するシステムイベントレジスタに対し、エンディアン選択のためにオペレーティングシステム（ＯＳ）によりアクセスすることが可能なビットに依存してビッグエンディアンレジスタ又はリトルエンディアンレジスタとしてアクセスすることを可能とする、システム及び方法を提供すること。 - 特許庁

A graphic processor comprises two or more graphic controllers which generate drawing data according to drawing commands and a frame memory where the generated drawing data can be written at random and frame image data can be read out in sequence at the same time, and which is common to the graphic controllers.例文帳に追加

描画コマンドに基づいて描画データを生成する２以上のグラフィックコントローラと、生成された描画データのランダム書き込み及びフレーム画像データの順次読み出しを同時に行うことができる各グラフィックコントローラに共通のフレームメモリとを備えて構成される。 - 特許庁

This image processor is provided with an auxiliary storage device 19 for storing first data with high LOD (Level Of Detail) on a prescribed object image, a main memory 11 storing second data with LOD lower than the first data, a CPU 10 and a GPU (Graphics Processing Unit) 18.例文帳に追加

所定の物体画像についてＬＯＤレベルの高い第１データが記憶される補助記憶装置１９、第１データよりもＬＯＤレベルの低い第２データが記憶されるメインメモリ１１、ＣＰＵ１０と、ＧＰＵ１８と、を備える画像処理装置である。 - 特許庁

In a data processor 10, first to fourth arithmetic processing parts 16, 18, 20, and 22 execute instructions read from an instruction memory 12, and output information related with a time required for processing to be executed up to the synchronizing point to a system controller 28.例文帳に追加

データ処理装置１０において、第１〜４演算処理部１６、１８、２０、２２は、それぞれ命令メモリ１２から読み込んだ命令を実行するとともに、同期ポイントまでに実行すべき処理の所要時間に関する情報をシステム制御装置２８に出力する。 - 特許庁

When input data stored in a large-capacity memory 13 are read out, classified by destinations, and successively written in each face of a buffer 16 for each classification, the data processor has the constitution for writing the read-out data in the next face if the destination of the read-out data differs.例文帳に追加

大容量メモリ１３に格納された入力データを読み出してこれを行き先別に分類し、各分類毎に順次バッファ１６の各面に書き込む際、読み出したデータの行き先が異なった場合には次の面に書き込む構成を有する。 - 特許庁

When an input character string inputted by a data input device 2 is retrieved by a data processor 1 and a record having name information of this inputted name character string is found as the result, data of this record are temporarily preserved in a memory 4 for display.例文帳に追加

データ入力装置２による入力文字列をデータ処理装置１により検索した結果、入力された名前文字列を含む名前情報を有するレコードがあった場合には、一時的に該当レコードのデータを表示用メモリ４に保存しておく。 - 特許庁

A selection processor 84 exhibits each pathway of the pathway information recorded on the rewritable memory medium device 6 and receives its selection, exhibits each music of the music information corresponding to the selected pathway, and receives the selection.例文帳に追加

選択処理部８４は、書換可能記憶媒体装置６に記録されている前記各経路情報の各経路を提示してその選択を受け付け、選択された前記経路に対応する前記各楽曲情報の各楽曲を提示してその選択を受け付ける。 - 特許庁

To always secure the sufficient remaining storage capacity of a hard disk to easily perform data management while required data are kept stored in an image processor in which a plurality of memory boxes for storing and storing input data such as image information are set to store the data in a storing means, an image reader and an image forming apparatus which include such an information processor.例文帳に追加

記憶手段内に，入力された画像情報等のデータを記憶，保存させる所定記憶容量の記憶ボックスを複数設定してデータを記憶する情報処理装置及びこのような情報処理装置を備える画像読取装置，画像形成装置において，必要なデータを記憶させたままの状態で，常にハードディスクの記憶可能な残容量を十分に確保し，且つデータ管理を容易に行えるようにすること。 - 特許庁

Program contents loaded to a digital signal processor 101 are shown on the indicator of an operation panel 103, the program is rewritten into a desired program stored in a memory card 108 in accordance with the program contents, and the processor 101 performs desired image processing of image data sent from an image reader 200 according to the rewritten program and prints an image by a printer engine 102.例文帳に追加

デジタル・シグナル・プロセッサ１０１にロードされているプログラムの内容を操作パネル１０３の表示器に表示し、そのプログラムの内容に応じて当該プログラムをメモリカード１０８に記憶されている所望のプログラムに書き換え、デジタル・シグナル・プロセッサ１０１が書き換えられたプログラムに従って、イメージリーダ２００から送られてきた画像データに所望の画像処理を施し、プリンタエンジン１０２で画像を印字する。 - 特許庁

To provide an information processor, which performs processing using a preset stack area, capable of efficiently using a memory area by setting the stack area to be an optimal capacity, to provide a printer, and to provide a method for recognizing the stack area use state of the information processor.例文帳に追加

予め設定されたスタック領域を使用して処理を行う情報処理装置、印刷装置、及び、情報処理装置のスタック領域使用状況認識方法に関し、スタック領域を最適容量に設定することにより、メモリ領域を効率的に使用できるようにした情報処理装置、印刷装置、及び、情報処理装置のスタック領域使用状況認識方法を提供することを目的とする。 - 特許庁

This processor is provided with an image data control part 203 connected to a sensor board unit 202 and/or image memory access control part 221 and/or image processor 204 and/or video data control part 205 and/or facsimile control unit 224, and a system controller 231 for switching the transmission of competing image data, when image data to be transmitted to the image data control part 203 are competing.例文帳に追加

センサー・ボード・ユニット２０２および／または画像メモリー・アクセス制御部２２１および／または画像処理プロセッサー２０４および／またはビデオ・データ制御部２０５および／またはファクシミリ制御ユニット２２４に接続された画像データ制御部２０３と、画像データ制御部２０３へ送信される画像データが競合する場合に競合する画像データの送信を切り替えるシステム・コントローラー２３１とを備える。 - 特許庁

When the contactless IC card interface 204 is in process of communication with the contactless IC card 105, the reception information from the information processor 103 is transferred to the contactless IC card 105 and when the contactless IC card interface 204 is not in process of communication with the contactless IC card 105, reading from or writing to a contactless IC card interface portion memory 208 corresponding to the reception information from the information processor 103 is carried out.例文帳に追加

非接触ＩＣカードインタフェース２０４が非接触ＩＣカード１０５と通信中の場合、情報処理装置１０３からの受信情報を非接触ＩＣカード１０５に転送し、非接触ＩＣカードインタフェース２０４が非接触ＩＣカード１０５と通信中でない場合、情報処理装置１０３からの受信情報に応じた非接触ＩＣカードインタフェース部メモリ２０８への読み出し／書き込みを行う。 - 特許庁

A processor generates transition of internal state by changing the ALC state to the ALD state, even in the protection period when state transition to the ALD state from the ALC state should not be generated, if an impressed output optical level is lower than the threshold level of ALC transition read from a memory.例文帳に追加

プロセッサは、ＡＬＣ状態からＡＬＤ状態への状態遷移が行われない保護期間中であっても、入力した出力光レベルが、メモリから読込んだＡＬＣ遷移閾値を下回っている場合には、ＡＬＣ状態からＡＬＤ状態に内部状態を切り替えて遷移させる。 - 特許庁

A processor 1-3 discriminates whether or not bypass relay is made on the basis of the traffic statistic information notified from the other relaying devices and path information stored in a memory 1-1 of the own relaying device and sets an explicit path to designate a bypass relay path.例文帳に追加

他の中継装置から通知されたトラフィック統計情報及び自中継装置のメモリ１−１に保有する経路情報を基に、プロセッサ１−３において迂回中継するか否かを判断し、迂回中継の経路を指定するための明示的経路を設定する。 - 特許庁