「multi level cell」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR CORRECTING ERROR OF BINARY WORD STORED IN MULTI-LEVEL MEMORY CELL例文帳に追加

多重レベルメモリセル内に記憶される２進ワードの誤りを訂正する方法 - 特許庁

The multi-level flag section stores a value which indicates data written in a memory cell is either binary data or multi data.例文帳に追加

多値フラグ部は、メモリセルに書込んだデータが２値データであるか多値データであるかを示す値を記憶する。 - 特許庁

FLASH MEMORY DEVICE HAVING MULTI-LEVEL CELL AND ITS READING METHOD AND PROGRAMMING METHOD例文帳に追加

マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 - 特許庁

Provided are an apparatus and a method for managing an array of multi-level cell (MLC) memory cells.例文帳に追加

マルチレベルセル（ＭＬＣ）メモリセルのアレイを管理するための装置および方法である。 - 特許庁

To provide a sense circuit in a multi-level flash memory cell which can accurately discriminate a state of the multi-level flash memory cell constituted so that a capacitor is connected to a source end of the flash memory cell.例文帳に追加

フラッシュメモリセルのソース端子にキャパシタが連結されるように構成されたマルチレベルフラッシュメモリセルの状態を正確に判別することが可能なマルチレベルフラッシュメモリセルのセンス回路を提供する。 - 特許庁

To provide a multi-level memory cell in which write/erasure control is facilitated in simple configuration.例文帳に追加

簡単な構成で書込／消去の制御が容易な多値のメモリセルを提供する。 - 特許庁

PROGRAM CONTROL CIRCUIT AND METHOD FOR FLASH MEMORY DEVICE HAVING MULTI-LEVEL CELL例文帳に追加

マルチ−レベルセルを有するフラッシュメモリ装置のプログラム制御回路及びそのプログラム制御方法 - 特許庁

To determine multi-level information by simultaneously using a reproducing signal having a small influence of intercode interference rather than determining multi-level information only from a cell center value sampled at the center of a conventional cell.例文帳に追加

従来のセルの中央でサンプリングしたセル中央値だけから多値情報を判定するのではなく、符号間干渉の影響が軽微な再生信号も同時に用いて多値情報を判定する。 - 特許庁

To take out selectively information of a memory cell with one time access from multi-level information held in a memory cell transistor.例文帳に追加

メモリセルトランジスタが保持している多値の情報から、メモリセルの情報を１度のアクセスで選択的に取り出すことを可能にする。 - 特許庁

A semiconductor memory device includes multi-level type memory cell transistors ML0, ML1, MR0, MR1 for storing the information of a plurality of bits.例文帳に追加

半導体記憶装置は、複数ビットの情報を記憶する多値式メモリセルトランジスタＭＬ０，ＭＬ１，ＭＲ０，ＭＲ１を有する。 - 特許庁

To suppress a control circuit area except a memory cell from being increased in an EEPROM which can store multi-level data.例文帳に追加

多値記憶可能なＥＥＰＲＯＭにおいて、メモリセル以外の制御回路面積の増大を抑える。 - 特許庁

To provide a non-volatile multi-level memory in which 3 bits/1 cell and defect relieving are realized with a simple circuit.例文帳に追加

３ビット／１セル化と欠陥救済を簡単な回路で実現した多値不揮発性メモリを提供する。 - 特許庁

This flash memory is provided with memory cell arrays MA, MB including a non-volatile memory cell, multi-level flag sections 15A, 15B, and a CPU 16 for control controlling write-in, read-out, and erasion of data for a memory cell array and a multi-level flag section.例文帳に追加

本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイＭＡ、ＭＢと、多値フラグ部１５Ａ、１５Ｂと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用ＣＰＵ１６とを備える。 - 特許庁

To provide a storage system having sufficient durability for especially rewriting through the system comprises a memory cell of multi-level storage.例文帳に追加

多値記憶のメモリセルを含みながらも、特に書き換えに関する耐久性に富む記憶システムを提供すること。 - 特許庁

The level correction or AGC is performed by providing a cell in which the multi-level is decreased to, not only fixed pattern area, but also a part of a data area.例文帳に追加

固定パターン領域ではなく、データ領域の一部に多値レベルを落としたセルを設けることでレベル補正或いはＡＧＣを行う。 - 特許庁

To provide a write-in method, by which multi-level data can be written at high speed, in a nonvolatile semiconductor memory device, in which a memory cell can store data of ternary level or higher.例文帳に追加

メモリセルが３値以上のデータを記憶可能な不揮発性半導体記憶装置において、多値データを高速に書き込める書き込み方法を提供する。 - 特許庁

NON-VOLATILE MEMORY DEVICE AND SYSTEM INCLUDING MULTI-LEVEL CELL USING MODIFIED READ VOLTAGE, AND METHOD OF OPERATING THE SAME例文帳に追加

変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法 - 特許庁

Thereby, as a multi-level value can be stored in one memory cell, memory capacity can be increased without changing the number of memory cells.例文帳に追加

これによって、１つのメモリセルに多値を記憶させることができるので、メモリセルの数を変えなくてもメモリ容量を増やすことができる。 - 特許庁

A multi-level flash memory cell is read by comparing the cell's threshold voltage with a plurality of integral reference voltages and to a fractional reference voltage.例文帳に追加

マルチレベルのフラッシュメモリセルがセルの閾値電圧と複数の整数基準電圧および分数基準電圧と比較することで読取られる。 - 特許庁

To provide an EEPROM having a multi-level storage system in which a control circuit except a memory cell can be simplified.例文帳に追加

メモリセル以外の制御回路を簡素にすることのできる多値記憶方式のＥＥＰＲＯＭを提供することを目的としている。 - 特許庁

Cell multi-level information is judged by using both of a reproducing signal (value between cells) sampled when the center of an optical spot comes to a boundary between the cell and its subsequent cell and a reproducing signal (cell center value) sampled when the optical spot comes to the center of the cell.例文帳に追加

光スポットの中心がセルとそれに続くセルとの境界に来た時に再生信号をサンプリングした再生信号（セル間値）と、光スポットがセルの中央に来た時にサンプリングした再生信号（セル中央値）の両方を用いてセルの多値情報を判断する。 - 特許庁

Additionally, the NAND flash memory device includes a memory cell for storing multi-level data, a program voltage generating circuit for generating a program voltage to be supplied to the memory cell, and a program voltage controller for controlling a start level of the program voltage.例文帳に追加

ＮＡＮＤフラッシュメモリ装置はマルチビットデータを保持するメモリセル、前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路、及び、前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラを含む。 - 特許庁

A memory cell array 21 has a plurality of pages, multi-level data is stored in a first region of each page, and binary data is stored in predetermined second region.例文帳に追加

メモリセルアレイ２１は、複数のページを有し、各ページの第１の領域に多値データが記憶され、予め定められた第２の領域に２値データが記憶される。 - 特許庁

Also, a plurality of power source voltages required for writing multi-level data in a memory cell are realized by surface breakdown phenomenon of MOS transistors M2, M4.例文帳に追加

また、多値のデータをメモリセルに書き込むときに必要な複数の電源電圧をＭＯＳトランジスタＭ２、Ｍ４の表面ブレークダウン現象によって実現する。 - 特許庁

The memory system 300 includes a controller 310 configured to be coupled to a plurality of computing devices, a plurality of Multi-Level Cell (MLC) devices 320 coupled to the controller, and a Single-Level Cell (SLC) device 330 coupled to the controller 310 and the plurality of MLC devices 320.例文帳に追加

メモリシステム３００は、複数のコンピュータ装置と接続されるコントローラ３１０と、該コントローラと接続される複数のマルチレベルセル（MLC）装置３２０と、コントローラ３１０及び複数のMLC装置３２０と接続されるシングルレベルセル（SLC）装置３３０とを備えている。 - 特許庁

To provide a variable length packet switch that can revise its switch size scalably by connecting basic switches in multi-stage where a unit cell switch processing a packet in a cell level is used for the basic switch.例文帳に追加

本発明の課題は、パケットをセルレベルで処理する単位セルスイッチを基本とし、基本スイッチをマルチステージで接続することでスイッチサイズをスケーラブルに変更可能な可変長パケットスイッチを提供することにある。 - 特許庁

Storage of information represented by a multi-bit word in a single non-volatile memory cell is made possible by programming the threshold voltage of the non-volatile memory to a specific threshold level corresponding to the multi-bit word.例文帳に追加

マルチビットワードによって表される情報を１つの非揮発性メモリセルに格納することは、非揮発性メモリの閾値電圧をマルチビットワードに対応する特定の閾値レベルにプログラムすることによって可能になる。 - 特許庁

To provide a multi-level anti-ferroelectric memory in which an anti- ferroelectric memory is adopted and polarization quantity of ternary value or more can be stored in one memory cell capacitor.例文帳に追加

反強誘電体メモリを適用した、１メモリセルキャパシタに３値以上の分極量を記憶させることのできる、多値反強誘電体メモリを提供すること。 - 特許庁

Each of the multi-level transmitter cells (32, 58) is arranged along a respective transmitter cell path between a switching matrix (42)and one of the acoustical sub-elements (30).例文帳に追加

マルチレベル送信機セル（３２、５８）の各々は、スイッチングマトリクス（４２）と音響サブ要素（３０）のうちの１つとの間のそれぞれの送信機セル経路に沿って配置される。 - 特許庁

In a program operation (LSB program) having the state "10", a dummy pulse having no verification operation is applied to the multi-level cell before application of a program voltage to reduce distribution width of the threshold voltage having the state "10".例文帳に追加

10”状態のプログラム動作(LSB program)を検証動作のないダミー(dummy)パルスをプログラム電圧の印加前に印加し、“10”状態のしきい値電圧の分布幅を減らす。 - 特許庁

To provide a memory system for reducing the write-in frequency of a NAND type flash memory using a multi-level memory cell, and for preventing its lifetime from being shortened.例文帳に追加

多値のメモリセルを使用したＮＡＮＤ型フラッシュメモリの書き込み回数を低減して、その寿命が短くなることを抑制することができるメモリシステムを提供すること。 - 特許庁

In accordance with various embodiments, a multi-level cell (MLC) magnetic memory cell stack has first and second magnetic memory elements connected to a first control line and a switching element connected to a second control line.例文帳に追加

さまざまな実施の形態に従うと、マルチレベルセル（ＭＬＣ）磁気メモリセルスタックは、第１の制御線に接続された第１および第２の磁気メモリ素子と、第２の制御線に接続されたスイッチング素子とを有する。 - 特許庁

To provide a multi-level storing type nonvolatile semiconductor memory device in which variation of a threshold value of a memory cell caused by disturbance of a word line is minimized and a peak current and average power consumption in writing can be reduced.例文帳に追加

フラッシュメモリでは、消去レベルに近いしきい値のメモリセルから、しきい値が遠いメモリセルへ順次書込みを行なうようにすると、ワード線ディスターブによるしきい値の変動が大きい。 - 特許庁

The magnetic RAM is characterized by that the plurality of resistance variation elements which are connected in series or parallel are included in each unit cell and multi-level data are stored.例文帳に追加

単位セル当り直列又は並列に連結される複数の抵抗変化素子が包含されて多重レベルのデータを格納することを特徴とするマグネチックＲＡＭを提供する。 - 特許庁

Also, in constitution using a multi-level cell, when the total number of bits included in a memory cell corresponding to plural errors caused in the same physical page exceed the number of the prepared error control units 23a, 23b, it is judged as that uncorrectable obstacle is caused.例文帳に追加

また、多値セルを用いた構成では、同一物理ページ内で発生した複数のエラーに対応するメモリセルに含まれるビットの合計数が、用意されたエラー管理ユニット２３ａ，２３ｂの数を超える場合に、訂正不可能な障害が発生したと判断する。 - 特許庁

To provide a programming method of a flash memory cell by which read-out defect caused by over-program can be improved, a threshold voltage target can be set freely at the time of programming of a cell, and which can be used also as a programming method of a multi-level cell, and a programming method of a NAND type flash memory using this.例文帳に追加

オーバプログラムに起因する読出し欠陥を改善することができ、セルのプログラム時にしきい値電圧ターゲットを自由に設定することができ、マルチレベルセルのプログラム方法としても使用可能なフラッシュメモリセルのプログラム方法及びこれを用いたＮＡＮＤ型フラッシュメモリのプログラム方法を提供する。 - 特許庁

To provide a flash EEPROM cell of a multi-level type which can prevent reduction of the quality of a tunnel oxidation film and can increase a coupling ratio, by simply forming two floating gates having different sizes for a single cell with use of a hard mask layer, and also to provide a method for manufacturing the cell.例文帳に追加

マルチレベルセルにおいてハードマスク層を用いて１つのセルに大きさの異なる２つのフローティングゲートを簡単に形成することにより、トンネル酸化膜の膜質の低下を防止することができ、カップリング比を増加させることができるフラッシュＥＥＰＲＯＭセル及びその製造方法を提供すること。 - 特許庁

When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加

電圧発生回路３１は、メモリセルアレイ２１の１つのページから２値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁

To provide a programming operation method for a flash memory device, capable of reducing the size of a flash memory device by using a data verification circuit to perform a programming operation of a multi-level cell without a data comparison circuit.例文帳に追加

データ検証回路を用いて、データ比較回路を備えなくてもマルチレベルセルのプログラム動作を実行することにより、フラッシュメモリ装置の大きさを減らすことが可能なフラッシュメモリ装置のプログラム動作方法を提供する。 - 特許庁

The control circuit performs the control in such a manner that the read-out determination level with respect to the non-volatile memory cell to raise the threshold voltage when performing the binary information storage attains the level between the highest threshold voltage distribution and the next highest threshold voltage distribution in the multi-value information storage.例文帳に追加

制御回路は２値で情報記憶を行うとき閾値電圧を高くする不揮発性メモリセルに対する読出し判定レベルが多値の情報記憶における最も高い閾値電圧分布とその次に高い閾値電圧分布との間のレベルになるように制御する。 - 特許庁

To realize high speed read while suppressing increment of circuit scale by suppressing to lengthen a read time by repetition of read-out operation in a multi-level flash/EEPROM memory in which data of ternary or more levels is stored in one memory cell.例文帳に追加

１つのメモリーセルに３値以上のデータを記憶させる多値フラッシュ／ＥＥＰＲＯＭメモリーにおいて、読出し動作の繰り返しで読出し時間が長くなることを課題とし、回路規模増大を抑制しつつ高速読み出しを実現する。 - 特許庁

Binary bit addresses for detecting an error corresponding respectively to addresses indicating each bit of multi-level memory cells holding binary bits data are allotted so that each figure of two binary bits addresses corresponding to one memory cell is made exclusive.例文帳に追加

２ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の２進ビットアドレスが、１つのメモリセルに対応する２つの２進ビットアドレスの各桁が互いに排他的になるように割り当てられる。 - 特許庁

In a nonvolatile semiconductor memory device of a multi-value storage method, when writing is completed earlier and verification is performed to a memory cell whose threshold level can be easily shifted, a plurality of verify voltages lower than a normal verify level are set and the plurality of verify voltages are switched step by step according to the number of times of applying a writing voltage pulse.例文帳に追加

多値記憶方式の不揮発性半導体記憶装置において、早く書き込みが終了して、閾値レベルが遷移しやすいメモリセルに対してベリファイを行う際に、通常のベリファイレベル以下のベリファイ電圧を複数設定し、書き込み電圧のパルス印加数に応じて、段階的に複数のベリファイ電圧を切り替える。 - 特許庁

Write data externally given is latched to data latch circuits DLL, DLR, it is discriminated that latched write data corresponds to which threshold of multi-level values for every write operation of plural stages, write control information being a discriminated result is latched to a sense latch circuit SL, write operation for setting threshold voltage of a multi-level to a memory cell is performed step up step.例文帳に追加

外部から与えられる書込みデータをデータラッチ回路（ＤＬＬ，ＤＬＲ）にラッチし、ラッチした書込みデータが多値のどの閾値に対応するかを複数段階の書込み動作毎に判定してその判定結果である書込み制御情報をセンスラッチ回路（ＳＬ）にラッチさせ、ラッチされた書込み制御情報に従って、多値の閾値電圧をメモリセルに設定するための書込み動作を段階的に行なう。 - 特許庁

To provide constitution of peripheral circuits suitable for a high speed parallel input/output operation of multi-bits data in a nonvolatile storage device provided with a memory cell of which the electric resistance is varied in nonvolatile fashion in accordance with the level of storage data written by a data writing current.例文帳に追加

データ書込電流によって書込まれた記憶データのレベルに応じて電気抵抗が不揮発的に変化するメモリセルを備えた不揮発性記憶装置において、多ビットデータの高速な並列入出力動作に適した周辺回路の構成を提供する。 - 特許庁