「operation decoder」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Each of row decoder RD is operated receiving operation power source voltage from a hierarchical power source system constituted of main power source lines and sub-power source lines.例文帳に追加

ロウデコーダＲＤのそれぞれは、メイン電源線とサブ電源線とから構成される階層電源システムにより動作電源電圧を受けて動作する。 - 特許庁

An IRD(integrated receiver/decoder) 1 records the introduction of the commodity B, which is broadcast in a period from time T1 when a user starts the purchase operation of the commodity A to time T2.例文帳に追加

ＩＲＤ１は、ユーザが商品Ａの購入操作を開始した時刻Ｔ_1から時刻Ｔ_2の期間に放送されている商品Ｂの紹介を録画する。 - 特許庁

When control data Dc is supplied to a decoder DEC, control signals ϕ1 to ϕn are generated to control the operation of respective current output parts with them.例文帳に追加

制御データＤｃがデコーダDECに供給されると、制御信号φ１〜φｎが生成され、これによって各電流出力部の動作が制御される。 - 特許庁

OPTICAL CODE DIVISION MULTIPLEX NETWORK SYSTEM, LOCAL NODE PROVIDED TO OPTICAL CODE DIVISION MULTIPLEX NETWORK SYSTEM, AND OPERATION STABILIZING METHOD OF ENCODER AND DECODER例文帳に追加

光符号分割多重ネットワークシステム、光符号分割多重ネットワークシステムに備わる局舎ノード、並びに符号器及び復号器の動作安定化方法 - 特許庁

The operation guarantee system includes a decoder circuit 11, a comparator circuit 12, a CPU circuit 13, a frequency adjustment circuit 15, and a DQ adjustment circuit 17.例文帳に追加

動作保証システムは、デコーダ回路１１、比較回路１２、ＣＰＵ回路１３、周波数調整回路１５およびＤＱ調整回路１７を含む。 - 特許庁

An operation code decoder 204 which has received an access permission signal EN acquires and decodes a command, and transmits the decoded command to a read/write controller 206.例文帳に追加

アクセス許可信号ＥＮを受信したオペレーションコードデコーダ２０４は、コマンドを取得してデコードし、デコードしたコマンドをリードライトコントローラ２０６に送出する。 - 特許庁

Through user's operation, the audio stream data and/or subordinate video stream data which are taken in from outside are supplied to an audio decoder 32 and/or a subordinate video decoder 33 through a selector 40 in synchronism with video stream data reproduced from the DVD video disk.例文帳に追加

ユーザ操作に応じて、DVDビデオディスクから再生されたビデオストリームデータに同期して、外部から取り込んだオーディオストリームデータ及び又は副映像ストリームデータは、セレクタ40を介してオーディオでコーダ３２及び又は副映像でコーダ３３に供給される。 - 特許庁

When a predetermined operation is performed for an input section 14 in this state, the video image information from the video decoder 5 and the information for data broadcast from a data broadcast decoder 7 are displayed, respectively, in the independent display regions of the display section 11.例文帳に追加

この状態で入力部１４に対する所定の操作がなされると映像デコーダ５からの映像情報とデータ放送デコーダ７からのデータ放送用の情報が表示部１１の独立した表示領域にそれぞれ表示される。 - 特許庁

To provide a general purpose LDPC decoder by generating control data for the read from a memory of data required for an operation and the write of the data to the memory from a check matrix in order to constitute the general purpose LDPC decoder corresponding to an optional check matrix.例文帳に追加

任意の検査行列に対応した汎用のＬＤＰＣ復号器を構成するため検査行列から演算に必要なデータのメモリからの読み出し、メモリへのデータの書き込み制御データを生成して汎用のＬＤＰＣ復号器を実現する。 - 特許庁

The read channel is provided with a repetition decoder 35 including an APP decoder for changing a likelihood calculation equation so as to remove burst errors in accordance with the detection result of a burst noise detector 34, and executing an inner code APP decoding operation.例文帳に追加

リードチャネルは、バーストノイズ検出器３４の検出結果に従って、バースト誤りを除去するように尤度計算式を変更して、内符号のＡＰＰ復号化演算を実行するＡＰＰ復号器を含む繰返しデコーダ３５を有する。 - 特許庁

As a result, timing when a write row decoder 101 activates write-in word lines WWL is delayed than timing when a read row decoder 111 activates read-out word lines RWL, and the reading operation is performed by closing write-in word lines as they are while performing the read-out first and performing the writing operation afterwards.例文帳に追加

これにより、ライトロウデコーダ１０１が書込みワード線ＷＷＬを活性化するタイミングを、リードロウデコーダ１１１が読出しワード線ＲＷＬを活性化するタイミングよりも遅らせて、先に読出しを行い、後から書込み動作を行うことで、書込みワード線を閉じたまま読出し動作を行う。 - 特許庁

This device is a semiconductor memory which has a test mode decoder 12 decoding plural input signals setting an operation mode for a test dedicated and generating a signal specifying an operation mode for a specific test dedicated and which can set operation modes for various tests, further the device has a pad 13 for testing a probe making the test mode decoder effective at the time of applying voltage.例文帳に追加

テスト専用の動作モードを設定する複数の入力信号をデコードし、特定のテスト専用の動作モードを指定する信号を発生するテストモードデコーダ１２を有して、各種テスト専用の動作モードを設定できるようにした半導体記憶装置であって、電圧が印加された時にテストモードデコーダ１２を有効にするプローブテスト用パッド１３を有している。 - 特許庁

A command register 15 and a command decoder 16 are built in a memory control circuit 3 and erasing operation, 1st writing operation and 2nd writing operation are allowed to be controlled by each command from a CPU 1 and each operation is performed independently, so that the conventional reading operation of recall 1 and recall 2 is removed and a flag circuit is removed from a buffer circuit.例文帳に追加

メモリ制御回路３内にコマンドレジスタ１５とコマンドデコーダ１６を設け、消去動作、第１の書込動作、第２の書込動作をＣＰＵ１からのコマンドによって制御可能とすることにより、各々の動作を独立して制御することより、従来のリコール１、リコール２の読み出し動作をなくし、また、バッファ回路に設けられたフラグ回路を除去した。 - 特許庁

In the TV broadcast program viewing function mode, the decoder 11 performs the operation of a decoding function for a video phone, a video phone signal from a counterpart side which is received by a network interface 15 is decoded by the decoder 11, and displayed by the display screen 2 and the speaker 3 on the counterpart side.例文帳に追加

テレビ放送番組視聴機能モードでは、デコーダ１１がテレビ電話用デコード機能の動作をし、ネットワークＩ／Ｆ１５で受信された相手側からのテレビ電話信号がデコーダ１１でデコードされ、表示画面２とスピーカ３で相手側を表示する。 - 特許庁

For example, a channel is changed over in a digital broadcast receiver an MPEG image stream is changed over, and a video decoder starts a decoding operation according to the instruction of a decoding start (ST 11).例文帳に追加

例えば、ディジタル放送受信機でチャネル切り換えがあり、ＭＰＥＧ画像ストリームが切り替わる場合、ビデオデコーダはデコード開始の指示に従ってデコード動作を開始する(ST11)。 - 特許庁

And operation signals S1a-S3a are generated by a decoder DCa depending on combination of output of the comparators OP1-OP3, and it is decided which capacitors are connected parallel.例文帳に追加

そして、比較器ＯＰ１〜ＯＰ３の出力の組み合わせにより、デコーダＤＣａで動作信号Ｓ１ａ〜Ｓ３ａを発生し、どのコンデンサを並列接続させるかを決定する。 - 特許庁

A column address decoder 2 is controlled by the control circuit 32 in test operation and selects simultaneously a plurality of pairs of bit lines capable of being coupled to one and the same pair of I/O lines 24, 25.例文帳に追加

コラムアドレスデコーダ２は、テスト動作においてはコントロール回路３２に制御されて、同一のＩ／Ｏ線対２４，２５に結合し得る複数のビット線対を同時に選択する。 - 特許庁

When the rewritten video signals are reproduced, the operation of a decoder is controlled on the basis of information related to the continuity of signals and information indicating breakpoints of GOP.例文帳に追加

書き換えを行った映像信号の再生時、信号の連続性に関する情報とＧＯＰの区切りを示す情報に基づきデコーダの動作を制御する。 - 特許庁

Using the operation results from the operating circuit, the decoder calculates a logarithmic soft output representing a soft output at each time by logarithmic likelihood using natural logarithm.例文帳に追加

復号装置は、演算回路により演算された結果を用いて、各時刻における軟出力を自然対数を用いて対数尤度表記した対数軟出力を算出する。 - 特許庁

To provide a digital receiver and a method for improving the operation of a forward error-correcting decoder, and the digital receiver that uses small power and can improve SNR performance.例文帳に追加

前方誤り訂正デコーダの動作を改善するデジタルレシーバ及び方法、及び、消費電力が少なく且つSNRの性能を向上するデジタルレシーバを提供する。 - 特許庁

The subvideo data are reduced perpendicularly through the decoder 150 by decoding the subvideo data encoded by a run length system based on this operation clock.例文帳に追加

復号部１５０が、この動作クロックに基づいて、ランレングス方式で符号化された副映像データを復号化することで、副映像データは垂直方向に縮小される。 - 特許庁

Upon detection of an error in the received write data, the error detection operation decoder 150 does not send a write enable signal WEN to a write-read controller 140.例文帳に追加

誤り検出オペレーションデコーダ１５０は、書き込みデータに誤りを検出すると、ライト／リードコントローラ１４０に対して書き込み許可信号ＷＥＮを送信しない。 - 特許庁

In one mode of operation the decoder responds to manipulation of the control device to cause brief scheduling information pertaining to programs transmitted in the received signal to be displayed.例文帳に追加

１つの操作モードでは、デコーダが制御装置の操作に応答して、受信信号で送信された番組に関係のある簡潔なスケジューリング情報を表示させる。 - 特許庁

To provide moving picture encoder for reducing deterioration in image quality caused by buffer failure avoidance operation as much as possible without generating buffer failure in a decoder.例文帳に追加

復号装置においてバッファ破綻を生じさせることがなく、バッファ破綻回避操作に起因する画質劣化を極力低減する動画像符号化装置を提供する。 - 特許庁

A decoder 4 performs the product-sum operation of a predictive filter coefficient stored in a predictive filter coefficient storage circuit 5 to the compressed image and provides an output.例文帳に追加

デコーダ４は、圧縮された画像に対して、予測フィルタ係数格納回路５に格納されている予測フィルタ係数を積和演算して画像を復号化し、出力する。 - 特許庁

When a semiconductor storage device 10 receives write data, an error detection operation decoder 150 determines whether any error arises in the write data.例文帳に追加

半導体記憶装置１０は、書き込みデータを受信すると、誤り検出オペレーションデコーダ１５０によって書き込みデータに誤りが発生しているか否かを判定する。 - 特許庁

After the operation of the CD-ROM encoder/decoder 11 is started, the control program data are properly read from the second external memory 16 to the control microcomputer 18.例文帳に追加

そして、ＣＤ−ＲＯＭエンコーダ／デコーダ１１の動作が開始された後は、第２の外部メモリ１６から制御マイコン１８に対して、制御プログラムデータが適宜読み出される。 - 特許庁

When zapping operation is performed, the data for zapping stored on the storage medium 15b are read for decoding at a decoder 14, thus reproducing the scene for zapping.例文帳に追加

そして、ザッピング動作が行われるとき、記録媒体１５ｂに記憶されたザッピング用データが読み出されて、デコーダ部１４で復号されることで、ザッピング用のシーンが再生される。 - 特許庁

Operation timing of a row decoder driving a word line and a sense amplifier detecting and amplifying a level of a bit line is generated by using a circuit for delay being equal to a bit line amplification delay.例文帳に追加

ワード線を駆動するロウデコーダとビット線のレベルを検知増幅するセンスアンプの動作タイミングを、ビット線増幅遅延と同等の遅延回路を用いて生成する。 - 特許庁

The interference elimination decoder 205 performs decoding operation by a conjugate gradient method based on the received signal and the transfer function matrix and decodes the transmission data.例文帳に追加

干渉除去復号器２０５は、受信信号と伝達関数行列とに基づき、共役勾配法による復号演算を実行して伝送データの復号を行う。 - 特許庁

Since video decoder 11 is formed separate from the LSI 10, it is possible to improve versatility, facilitate dealing with operation failures and realize a low cost.例文帳に追加

ビデオデコーダ１１は、システムＬＳＩ１０とは別体としたため、汎用性を向上できるとともに、動作不良に対する対応が容易になり、低コスト化を実現できる。 - 特許庁

The word line decoder 103 changes the address of each memory cell constituting the memory cell array 101 by this information, and reverses a writing order at the time of writing operation.例文帳に追加

ワード線デコーダ１０３はこの情報によってメモリセルアレイ１０１を構成する各メモリセルのアドレスを変更し、書き込み動作時の書き込み順を反転させることができる。 - 特許庁

To provide a digital broadcast receiver for reducing power consumption, or improving an operation response of an application even in a decoder with low throughput.例文帳に追加

消費電力を削減することの可能な、或いは処理能力の低いデコーダーでもアプリケーションの操作レスポンスを改善することが可能なデジタル放送受信装置を提供する。 - 特許庁

The error concealment technique disclosed herein relates to the use of existing information by the decoder to conceal bitstream errors regardless of operation of the encoder.例文帳に追加

ここで開示される誤り隠蔽技術は、ビットストリームの誤りを隠蔽するために、エンコーダの動作によらずに、デコーダによって既存の情報を利用することに関するものである。 - 特許庁

The error correction code decoding device is used, for storing the repetitive number of repetitions of operation for completing decoding processing by a decoder into a memory (second storage means) of the decoder before the first storage means is full with input data, so that the control means controls the decoding processing using the number of repetitions of operation.例文帳に追加

第１の記憶手段が入力データで一杯になる前に、復号器による復号処理が完了するための繰り返し演算回数を復号器のメモリ（第２の記憶手段）に記憶し、制御手段がこの繰り返し演算回数を用いて復号処理を制御することを特徴とする誤り訂正符号復号装置を用いる。 - 特許庁

An arithmetic unit comprises the signal line (1); a decoder (3) connected to the signal line (1); and an output device (2) connected to the signal line (1) for outputting a first instruction code and an NOP (No Operation) code to the decoder (3) via the signal line (1) in that order.例文帳に追加

演算装置は、信号線（１）と、前記信号線（１）に接続されたデコーダ（３）と、前記信号線（１）に接続され、第１命令コードとＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）コードとをこの順に前記デコーダ（３）に前記信号線（１）を介して出力する出力器（２）とを具備している。 - 特許庁

A semiconductor memory device comprises: a memory cell array in which a plurality of memory cells are arranged in a matrix shape; a decoder selecting a memory cell to perform operation from among the plurality of memory cells depending on a control signal; and a control circuit selecting whether to output the control signal to the decoder.例文帳に追加

半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。 - 特許庁

An operation mode setting circuit 20 receives a test signal TEST, a reset signal RESET, and an external clock CLK from terminals 12, 14, and 16 respectively, sets an operation mode for the semiconductor integrated circuit 10, and outputs an operation mode setting signal SET<0:n-1> of a bit length n to a decoder 22.例文帳に追加

動作モード設定回路２０は、端子１２，１４，１６からそれぞれテスト信号ＴＥＳＴ，リセット信号ＲＥＳＥＴおよび外部クロックＣＬＫを受け、半導体集積回路１０の動作モードを設定し、ｎビット長の動作モード設定信号ＳＥＴ＜０：ｎ−１＞をデコーダ２２へ出力する。 - 特許庁

The block control circuit 21 outputs reset signal WLrs, ϕ performing de-activation operation of a word line and de-activation operation of the sense amplifier with different timing for each block to the row decoder 23 and the sense amplifier driving circuit 22.例文帳に追加

ブロック制御回路２１は、ロウデコーダ２３及びセンスアンプ駆動回路２２に、ワード線の不活性化動作及び前記センスアンプの不活性化動作を各ブロック毎に異なるタイミングで行うリセット信号ＷＬｒｓ，φを出力する。 - 特許庁

When an operation mode is a seamless reproduction mode and stream data are transferred to a decoder, a control stream is inserted following the end of one scene (CELL#n) and then a next scene (CELL#(n+1)) is transferred.例文帳に追加

動作モードがシームレス再生モードである場合、デコーダへのストリームデータ転送を行う際に、１つのシーン（ＣＥＬＬ＃ｎ）の終端に続いて、制御ストリームを挿入した後、次のシーン（ＣＥＬＬ＃（ｎ＋１））を転送する。 - 特許庁

A decoder 5 decodes the electric signal from the light receiving sensor 4, separates the signal into the busy signal, the reading/writing signal and the operation verifying signal, and outputs these signals to a monitor 6 to be displayed.例文帳に追加

デコーダ５は受光センサ４からの電気信号をデコードし、その信号をビジー信号とリード／ライト信号と操作確認信号とに分離してモニタ６に出力して表示させる。 - 特許庁

A plurality of variable length decoder units 52 are used to perform on an encoded stream a corresponding operation of variable length decoding for variable length encoding according to hierarchical levels differing from each other.例文帳に追加

複数の可変長復号化部５２によって、互いに異なる階層に応じて可変長符号化に対応する可変長復号化が符号化されたストリームに対して行われる。 - 特許庁

To provide a semiconductor device in which increasing operation speed of a Y decoder and reduction of layout area can be realized by reducing diffusion layer capacity which seem as a load of an address decode-signal.例文帳に追加

アドレスデコード信号の負荷として見える拡散層容量を小さくして、Ｙデコーダの高速化とレイアウト面積の縮小化を実現することができる半導体装置を提供する。 - 特許庁

Then, corresponding to a detected result, the signal relating to correction to be executed to an amplitude reference value which is one of the operation parameters of a viterbi decoder 130 is supplied to an RAA (Reference Amplitude Adaptive) block 101.例文帳に追加

そして、検出結果に応じて、ビタビ復号器１３０の動作パラメータの１つである振幅基準値に施すべき補正に係る信号をＲＡＡ(Reference Amplitude Adoptive)ブロック１０１に供給する。 - 特許庁

A control circuit 25 controls the video signal to be read from the frame buffer 20, according to the operation situation of the decoder 18 and a time code generated by a time code generating device 24.例文帳に追加

制御回路２５は、復号化装置１８の動作状況に従い、フレームバッファ２０から読み出すべき映像信号と、タイムコード生成装置２４の生成するタイムコードを制御する。 - 特許庁