「p buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A p^+ collector region is provided on the surface layer of an n buffer region 7.例文帳に追加

ｎバッファ領域７の表面層には、ｐ^+コレクタ領域が設けられている。 - 特許庁

A p^--type leakage stopper region 112 is formed on an n^+-type buffer layer 103.例文帳に追加

Ｎ^＋型バッファ層１０３にＰ^−型リークストッパ領域１１２を形成する。 - 特許庁

The field effect transistor is formed on a p-type silicon carbide substrate 11 or a p-type silicon carbide substrate, having a p-type silicon carbide buffer layer 12.例文帳に追加

ｐ型炭化珪素基板１１またはｐ型炭化珪素バッファ層１２を有する炭化珪素基板上に形成してなる電界効果トランジスタ。 - 特許庁

When writing a received packet in a packet buffer (12), an address thereof is stored as a read address for each of destinations corresponding to physical ports (P#0-P#n) and received packet information of the received packet is stored.例文帳に追加

受信パケットをパケットバッファ(12)に書き込むとき、そのアドレスを、物理ポート(P#0〜P#n)に対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する。 - 特許庁

Next, the n^+ epitaxial film, p epitaxial film and p^+ epitaxial film are polished to form a cathode film 20 composed of an n^+ buffer area 12, a p channel area 13 and a p^+ area 14.例文帳に追加

つづいて、ｎ^+エピタキシャル膜、ｐエピタキシャル膜、ｐ^+エピタキシャル膜を研磨して、ｎ^+バッファ領域１２、ｐチャネル領域１３、ｐ^+領域１４によって構成されるカソード膜２０を形成する。 - 特許庁

In the case of light printing sheet P, the buffer plate 78 is located in an upper position, and in the case of the heavy printing sheet P, the buffer plate 78 is located in a lower position.例文帳に追加

軽い印刷用紙Ｐの場合には、緩衝板７８を上位置に位置させ、逆に重い印刷用紙Ｐの場合には、緩衝板７８を下位置に位置させる。 - 特許庁

Furthermore, a p^+ collector layer 2, an n^+ buffer layer 3, and an n^- high resistance layer 4 are formed.例文帳に追加

さらに、ｐ＋コレクタ層２、ｎ＋バッファ層３、およびｎ−高抵抗層４を形成する。 - 特許庁

Program data in the page buffer P/B is rewritten based on this result of verify-read.例文帳に追加

ページバッファＰ／Ｂ内のプログラムデータは、このベリファイリード結果に基づいて書き換えられる。 - 特許庁

A p+ layer 16 is provided on the n+ layer 15 and the n++ buffer layer 20.例文帳に追加

ｐ＋層１６は、ｎ＋層１５およびｎ＋＋バッファ層２０の上に設けられている。 - 特許庁

The IGBT 10 has an n-type buffer region 12 between a p-type collector region 11 and a p-type base region 14.例文帳に追加

ＩＧＢＴ１０は、Ｐ型のコレクタ領域１１とＰ型ベース領域１４との間にＮ型のバッファ領域１２を備える。 - 特許庁

This is a method in which the paper sheets P are retreated to the buffer device 2 and are lately conveyed from the buffer device 2 when the paper sheets P are fed at a treatment speed not received by a device B3.例文帳に追加

これは、装置Ｂ３で受け入れられない処理速度で紙葉類Ｐが供給された場合にはバッファ装置２に退避させ、後でバッファ装置２から搬送してもらう方法である。 - 特許庁

The determination device 11 switches a gate (branching means) G to the buffer device side and accumulates the paper sheets P on the buffer device 2 when the conveying gap of the paper sheets P does not fulfill a specified value.例文帳に追加

判定装置１１は、紙葉類Ｐの搬送ギャップが規定値に満たない場合はゲート（分岐手段）Ｇをバッファ装置側に切り換えてバッファ装置２に集積されるようにする。 - 特許庁

A p-type InP buffer layer 2 containing low concentration Zn, and an undoped InP buffer layer 3 with a carrier concentration of 3×10^17 cm^-3 or less, are stacked on a p-type InP substrate 1 containing Zn.例文帳に追加

Znを含むｐ型InP基板１の上に、低濃度のZnを含むｐ型InPバッファ層２、キャリア濃度が３×１０^１７ｃｍ^−３以下となるアンドープInPバッファ層３を積層する。 - 特許庁

A buffer layer 11, a p-type semiconductor layer 12 and a p-type contact layer 13 are laminated on one side of a substrate 10 in this order.例文帳に追加

基板１０の一面側に、バッファ層１１、ｐ型半導体層１２およびｐ型コンタクト層１３がこの順に積層されている。 - 特許庁

An n+-type buffer layer 8 and a p+-type collector layer 9 satisfying the relation d2/d1>1.5 are made.例文帳に追加

ｄ２／ｄ１＞１．５を満たすｎ^+ 型バッファ層８およびｐ^+ 型コレクタ層９を形成する。 - 特許庁

A buffer layer having a P-type conductivity is epitaxially grown on a conductive substrate.例文帳に追加

導電性の基板の上に、Ｐ型導電性を有するバッファ層がエピタキシャル成長されている。 - 特許庁

As a result, an N+-type buffer layer 20 and a P+-type anode layer 21 are formed on the rear face of the wafer.例文帳に追加

その結果、ウエハの裏面にｎ^+バッファ層２０及びＰ^+型のアノード層２１が形成される。 - 特許庁

Then an n- buffer layer 22 and a p+ collector layer 23 are formed on the surface of the n- drift layer 21.例文帳に追加

ｎ^−ドリフト層２１の表面にｎ^＋バッファ層２２とｐ^＋コレクタ層２３を形成する。 - 特許庁

An N-type buffer layer 6 is provided between the N^--type drift layer 1 and the P-type anode layer 2.例文帳に追加

Ｎ^−型ドリフト層１とＰ型アノード層２の間にＮ型バッファ層６が設けられている。 - 特許庁

Each transistor 6 has an n-type high-temperature buffer layer 8, and p-type clad layers 11a and 11b on both sides of the high-temperature buffer layer 8 in the direction of row.例文帳に追加

各トランジスタ６は、ｎ型の高温バッファ層８およびその列方向の両側にｐ型クラッド層１１ａ，１１ｂを有している。 - 特許庁

When a divided area S (P) including the area corresponding to the predictive image P has already been written to the interpolated image buffer 101, a value stored in the divided area S (P) is used to acquire the predictive image P.例文帳に追加

予測画像Ｐに対応した領域を含む分割領域Ｓ（Ｐ）が、すでに補間画像バッファ１０１に書き込まれていた場合、分割領域Ｓ（Ｐ）に格納された値が用いられて予測画像Ｐが獲得される。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second clad layer, a p-type etch stop layer, a p-type second second clad layer, and a p-type contact layer are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

The scramble key buffer 61 sets an n-p bit pseudo random number supplied from a random number output device in higher-order n-p bits and combines the n-p bit with a lower-order fixed value to generate an n-bit scramble key.例文帳に追加

スクランブル鍵バッファ６１は、乱数出力器から供給されたｎ−pビットの疑似乱数をレジスタの上位のｎ−ｐビットに設定し、下位の固定値と合わせてｎビットのスクランブル鍵を生成する。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second-clad layer, a p-type etch stop layer, a p-type second second-clad layer, and a p-type contact layer, are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

An n-type substrate 1, n-type buffer layer 2, GRIN-SCH-MQW active layer 3, p-type spacer layer 4, p-type clad layer 6, p-type contact layer 7, and p-side electrode 10 are successively laminated upon an n-side electrode 11 in this order.例文帳に追加

ｎ側電極１１の上にｎ−基板１、ｎ−バッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−スペーサ層４、ｐ−クラッド層６、ｐ−コンタクト層７、ｐ側電極１０の順に積層する。 - 特許庁

When the number of bits of one pixel is denoted as p, the number of bits per memory access is denoted as m and a common multiple of p and m is denoted as c, after storing data for c/m in the main scanning direction in the buffer, the data is read from the buffer.例文帳に追加

１画素のビット数をｐ、メモリアクセス単位のビット数をｍ、ｐ及びｍの公倍数をｃとすると、バッファに主走査方向ｃ／ｍ分のデータを格納した後に、そのバッファより読み出す。 - 特許庁

Next, a buffer layer 3, having composition of Al_pGa_qIn_1-p-qN (0≤p≤1, 0<q≤1), is formed on the AlN base layer 2, and a group 4 of GaN semiconductor layers are formed on this buffer layer 3.例文帳に追加

次いで、ＡｌＮ下地層２に、Ａｌ_ｐＧａ_ｑＩｎ_１−ｐ−ｑＮ（０≦ｐ≦１，０＜ｑ≦１）なる組成を有するバッファ層３を形成し、このバッファ層３上に、ＧａＮ半導体層群４を形成する。 - 特許庁

This IGBT is constituted in a punch through structure having an n^+ buffer layer 13 and has a p^- type low-concentration layer 12 between the buffer layer 13 and a p^+ drain layer 11.例文帳に追加

本発明のＩＧＢＴ１０は、ｎ^＋バッファ層１３を有するパンチスルー構造とされ、ｎ^＋型のバッファ層１３とｐ＋型のドレイン層１１の相互間にｐ^−型の低濃度層１２を有している。 - 特許庁

A channel layer 12 is disposed on the buffer layer 11 and includes n-type impurities at a concentration higher than the concentration of p-type impurities in the buffer layer 11.例文帳に追加

チャネル層１２は、バッファ層１１上に位置し、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｎ型不純物を含む。 - 特許庁

In the buffer amplifier, an n-type comparator and a p-type comparator compare the input signal and the output signal.例文帳に追加

バッファ増幅器内で、Ｎ型コンパレータとＰ型コンパレータが入力信号と出力信号を比較する。 - 特許庁

An n+ type cathode layer 32, p- type first base layer 22, n- type base layer 18, n+ type buffer layer 16, and p+ type anode layer 14 constitute an IGBT.例文帳に追加

ｎ^+型カソード層３２、ｐ^-型第１ベース層２２、ｎ^-型ベース層１８、ｎ^+型バッファ層１６、ｐ^+型アノード層１４によりＩＧＢＴが構成されている。 - 特許庁

An n+ type floating emitter layer 24, p- type first base layer 22, n- type baser layer 18, n+ type buffer layer 16, and p+ type anode layer 14 constitute the thyristor.例文帳に追加

ｎ^+型フローティングエミッタ層２４、ｐ^-型第１ベース層２２、ｎ^-型ベース層１８、ｎ^+型バッファ層１６、ｐ^+型アノード層１４によりサイリスタが構成されている。 - 特許庁

The rolled paper conveying device has a buffer mechanism 60 between a first conveying roller 40 and a second conveying roller 50, and the buffer mechanism has a space S where containing of a loose rolled paper P and taking out of a cut rolled paper P are carried out.例文帳に追加

第一搬送ローラ４０と第二搬送ローラ５０の間にバッファ機構６０を設け、バッファ機構に、たわんだロール紙Ｐの収容と切断したロール紙Ｐの引き出しとを行う空間部Ｓを設ける。 - 特許庁

When a motion predicting and compensating part 24 needs the predictive image P of a prescribed part in a reference frame and has to read image data from an interpolated image buffer 101 for the predictive image P, the motion predicting and compensating part 24 reads data of an area P' corresponding to the predictive image P from the image data stored in the interpolated image buffer 101.例文帳に追加

動き予測・補償部２４が、参照フレーム内の所定の部分の予測画像Ｐを必要とし、そのために補間画像バッファ１０１から画像データを読み出す必要がある場合、補間画像バッファ１０１に記憶されている画像データから、予測画像Ｐに対応した領域Ｐ’のデータを読み出す。 - 特許庁

A p body region 4 and an n buffer region 7 are provided separately on the surface layer of an n^- drift region 3.例文帳に追加

ｎ^-ドリフト領域３の表面層にｐボディ領域４と、ｎバッファ領域７とが離れて設けられている。 - 特許庁

A non-doped Al_pGa_1-pN layer with non-uniform composition p is used as a buffer layer 12.例文帳に追加

この上に、緩衝層１２として、組成ｐが一定でないノンドープのＡｌ_ｐＧａ_１−ｐＮ層が用いられる。 - 特許庁

A fixed value with LSB being 1 is set in lower-order p bits of a register inside a scramble key buffer 61.例文帳に追加

スクランブル鍵バッファ６１の内部のレジスタの下位のｐビットには、LSBを１とする固定値が設定されている。 - 特許庁

On one side of a semiconductor substrate 11, an N-type buffer layer 12 and a P-type collector layer 10 are formed.例文帳に追加

半導体基板１１の一面側には、Ｎ型バッファ層１２及びＰ型コレクタ層１０が形成される。 - 特許庁

An n-InP buffer layer 2, an InGaAsP active layer 3, and a first p-InP clad layer 4 are stuck on an n-type InP substrate 1.例文帳に追加

ｎ型InP基板１の上に、ｎ−InPバッファ層２、InGaAsP活性層３、第１ｐ−InPクラッド層４が積層されている。 - 特許庁

A low temperature GaN buffer layer 11 and a p-type GaN layer 12 are formed sequentially on a sapphire substrate 10.例文帳に追加

サファイア基板１０上に、低温ＧａＮバッファー層１１、ｐ型ＧａＮ層１２が順次に形成されている。 - 特許庁

Then, n type impurity and p type impurity are selectively injected into the upper face of the n^- type buffer layer.例文帳に追加

次に、ｎ^−型バッファー層の上面にｎ型不純物及びｐ型不純物を選択的に注入する。 - 特許庁

The X pixmap identified by pixmap is usedas the front left buffer of the resulting off-screen rendering area. 例文帳に追加

.P\\f2pixmap\\fP で識別される X ピックスマップは、得られるオフスクリーンレンダリング領域の前面左のバッファとして使われます。 - XFree86

In IGBTs, an n buffer layer 23 is formed under an n^- high resistance layer 21, in which a MOS gate structure is formed, and an n^+ buffer layer 31 is formed between the n buffer layer 23 and a p^+ drain layer.例文帳に追加

ＩＧＢＴにおいて、ＭＯＳゲート構造が形成されたｎ^−高抵抗層２１の下にｎバッファ層２３が形成され、このｎバッファ層２３とｐ^＋ドレイン層との相互間にｎ^＋バッファ層３１が形成されている。 - 特許庁

The collector part consists of: an N-type buffer region 14; a P^+ type collector region 15; and an N^+ type contact region 18 formed in the N-type buffer region 14.例文帳に追加

前記コレクタ部は、Ｎ型バッファ領域１４と、Ｎ型バッファ領域１４に形成されたＰ^＋型コレクタ領域１５及びＮ^＋型コンタクト領域１８とで構成されている。 - 特許庁