「p buffer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An n type semiconductor region 14 made of gallium an active layer 15 made of gallium, a p type semiconductor region 16 made of gallium nitride are successively formed on the buffer layer 13.例文帳に追加

バッファ層１３の上に窒化ガリウムから成るｎ形半導体領域１４、窒化ガリウムインジウムからなる活性層１５、窒化ガリウムから成るｐ形半導体領域１６を順次に形成する。 - 特許庁

A region from the p-type InP window layer 5 to the middle of the undoped InP diffusion buffer layer 4 is removed precisely by dry etching, to form a second mesa with a diameter smaller than that of the first mesa.例文帳に追加

そして、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ拡散バッファ層４の途中までドライエッチングにより精密に除去し、第一のメサより径が小さい第二のメサを形成した。 - 特許庁

A first mesa is formed by removing from the p-type InP window layer 5 to the n-type InP buffer layer 2 by a low selectively etchable Br-based etchant in an inclined forward mesa form.例文帳に追加

そして、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。 - 特許庁

The laminating temperature of the buffer layer, the p-type group III nitride semiconductor crystal layer of cubic system and the n-type group III nitride semiconductor crystal layer of hexagonal system is optimized.例文帳に追加

上記緩衝層、立方晶のｐ形ＩＩＩ族窒化物半導体結晶層、六方晶のｎ形ＩＩＩ族窒化物半導体結晶層の積層温度を最適化する。 - 特許庁

An output circuit of an SRAM is structured with a buffer circuit connecting in series a P-channel MOS transistor PTR5 and an N-channel MOS transistor NTR5 between the power source (SVCC5) and the ground and an analog switch SW5 inserted between the drain of the P-channel MOS transistor PTR5 forming the buffer circuit and the output terminal SDO5.例文帳に追加

電源（ＳＶＣＣ５）−接地間に、ＰチャネルＭＯＳトランジスタＰＴＲ５とＮチャネルＭＯＳトランジスタＮＴＲ５とが直列接続された構成のバッファ回路と、該バッファ回路を構成する上記ＰチャネルＭＯＳトランジスタＰＴＲ５のドレインと、出力端子ＳＤＯ５との間に挿入されるアナログスイッチＳＷ５とにより、ＳＲＡＭの出力回路を構成する。 - 特許庁

An n-InP buffer layer 54, GalnAsP group MQW56 of light- emission wavelength, 1,550 nm, p-InP upper-part clad layer 58, p-GalnAs intermediate layer 60, and p-AllnAs oxidized layer 62 are epitaxial-grown sequentially on an n-InP substrate 52 by through MOCVD method, etc., forming a laminated structure.例文帳に追加

本作製方法は、ｎ−ＩｎＰ基板５２上に、ＭＯＣＶＤ法等によって、ｎ−ＩｎＰバッファー層５４、発光波長１５５０ｎｍのＧａｌｎＡｓＰ系ＭＱＷ５６、ｐ−ＩｎＰ上部クラッド層５８、ｐ−ＧａｌｎＡｓ中間層６０、及びｐ−ＡｌｌｎＡｓ被酸化層６２を、順次、エピタキシャル成長させて、積層構造を形成する。 - 特許庁

The semiconductor optical element comprises an n-type buffer layer 102, an undoped InAlAs carrier travel layer 103, an n-type InAlAs field relaxation layer 104, an undoped InAlAs multiplication layer 105, a p-type InAlAs field relaxation layer 106, a p-type concentration gradient InGaAs absorption layer 107, and a p-type InP cap layer 108 formed on an n-type InP substrate 101.例文帳に追加

ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８で構成されている。 - 特許庁

The photodetecting element comprises an SiGe graded buffer layer 2 of an n-conductivity disposed on an Si layer 1, an i-SiGe layer 3 which is an intrinsic semiconductor absorbing light disposed on the SiGe graded buffer layer, and an SiGe layer 4 of a p-conductivity disposed on the i-SiGe layer.例文帳に追加

Ｓｉ層１上に位置するｎ導電型のＳｉＧｅグレーデッドバッファ層２と、ＳｉＧｅグレーデッドバッファ層上に位置し、光吸収を行なう真性半導体であるｉ-ＳｉＧｅ層３と、そのｉ-ＳｉＧｅ層上に位置するｐ導電型のＳｉＧｅ層４とを備える。 - 特許庁

Although, a parasitic diode is formed in the IGBT by PN junction of a p^+ collector region 1 and the n^+ type buffer layer 2, the n^+ type buffer layers 2 floating in an actual device are connected through the resistor 13.例文帳に追加

すなわち、ＩＧＢＴにはｐ^+型コレクタ領域１とｎ^+型バッファ層２とによるＰＮ接合によって寄生ダイオードが形成されることになるが、この寄生ダイオードのうち実際のデバイスではフローティング状態となる各ｎ^+型バッファ層２が抵抗１３を介して接続された構成とする。 - 特許庁

Since a buffer tank 17 is connected to a ground side G through a high resistance 18, a paint supply route 19 which passes from the buffer tank 17 to a coating gun 10 and a nozzle 11 is kept in a prescribed electric potential and a paint P discharged from the nozzle 11 is charged in a prescribed electric potential.例文帳に追加

バッファタンク１７を高抵抗１８を介して接地側Ｇに接続しているので、バッファタンク１７から塗装ガン１０に至る塗料供給路１９及びノズル１１が所定の電位に保たれ、ノズル１１から噴出する塗料Ｐは所定電位に帯電された状態となっている。 - 特許庁

A semiconductor substrate includes an Si substrate, a Ge layer crystal-grown on the substrate and having an isolated island shape, a buffer layer crystal-grown on the Ge layer and composed of a group 3-5 compound semiconductor layer including P, and a functional layer crystal-grown on the buffer layer.例文帳に追加

Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層の上に結晶成長され、Ｐを含む３−５族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。 - 特許庁

To exhibit function as a buffer after exposure to the maximum and to enlarge a length dimension of an image forming medium capable of performing treatment without generating unevenness of exposure as much as possible in an image forming device A in which a loop is formed on a part of paper P and is functioned as the buffer after exposure.例文帳に追加

ペーパーＰの一部にループを形成して、露光後バッファとして機能させるようにした画像形成装置Ａにおいて、その露光後バッファとしての機能を最大限に発揮させ、露光ムラを生じることなく処理可能な画像形成媒体の長さ寸法を可及的に大きくする。 - 特許庁

Preferably, the phosphoric acid ester compound contains at least one of β-glycerophosphoric acid, p-nitrophenyl phosphate, adenosine monophosphate, adenosine diphosphate, adenosine triphosphate or various vitamin phosphoric acid ester derivatives, the water-soluble calcium compound contains at least one of calcium chloride, calcium nitrate and calcium hydroxide, and the buffer solution contains at least one of phosphate buffer solution, hydrochloride buffer solution and acetate buffer solution.例文帳に追加

リン酸エステル化合物が、βグリセロリン酸、ｐニトロフェニルリン酸、アデノシン一リン酸、アデノシン二リン酸、アデノシン三リン酸または各種ビタミンリン酸エステル誘導体の少なくとも１つを含むことが好ましく、水溶性カルシウム化合物が、塩酸カルシウム、硝酸カルシウムまたは水酸化カルシウムの少なくとも１つを含むことが好ましく、緩衝液が、リン酸緩衝液、塩酸緩衝液または酢酸緩衝液の少なくとも１つを含むことが好ましい。 - 特許庁

The current drive capability of the output buffer circuit 4 is adjusted by making the P channel MOS transistor 27.1 nonconductive when a fuse 39.1 is not blown and by connecting gates of the P channel MOS transistor 27.1 and a MOS transistor 21 when the fuse 39.1 is blown.例文帳に追加

ヒューズ３９．１がブローされていない場合はＰチャネルＭＯＳトランジスタ２７．１を非導通にし、ヒューズ３９．１がブローされている場合はＰチャネルＭＯＳトランジスタ２７．１およびＰチャネルＭＯＳトランジスタ２１のゲートを接続して、出力バッファ回路４の電流駆動能力を調整する。 - 特許庁

In the active layer 3 between the N-type buffer region 4 and the P-type base region 6, the N-type base region 12 is provided, and a gate electrode 9 is provided through a gate insulating film 14 extending from the surface of the N-type base region 12 onto the surface of the P-type base region 6.例文帳に追加

Ｎ型バッファ領域４とＰ型ベース領域６との間の活性層３には、Ｎ型ベース領域１２が設けられ、Ｎ型ベース領域１２の表面上からＰ型ベース領域６の表面上に延在するゲート絶縁膜１４を介してゲート電極９が設けられる。 - 特許庁

The semiconductor layer is formed of a gallium nitride based compound semiconductor as a group-III nitride semiconductor, and has a buffer layer 71; an n-type barrier layer 72, an active layer 73; a p-type barrier layer 74; and a p-type contact layer 75, which are sequentially stacked on the silicon nitride substrate.例文帳に追加

半導体層は、ＩＩＩ族窒化物半導体である窒化ガリウム系化合物半導体から形成され、バッファ層７１と、ｎ型障壁層７２と、活性層７３と、ｐ型障壁層７４と、ｐ型コンタクト層７５とを有し、これらの層は炭化珪素基板上に順に積層されている。 - 特許庁

This optical modulator 40 is the embedded ridge waveguide type semiconductor optical modulator and has an n-InP buffer layer 14, GaInAsP-base multiple quantum well structure 16, p-InP upper clad layer 18 and p-GaInAs contact layer 20 on an n-InP substrate 12.例文帳に追加

本光変調器４０は、埋め込みリッジ導波路型半導体光変調器であって、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰバッファ層１４、ＧａＩｎＡｓＰ系多重量子井戸構造１６、ｐ−ＩｎＰ上部クラッド層１８、及びｐ−ＧａＩｎＡｓコンタクト層２０を備えている。 - 特許庁

A semiconductor light emitting element comprises a laminated structure having a GaN crystal layer formed via a buffer layer or directly on the Si substrate and having a p-type layer, an n-type layer and a light emitting layer disposed between the p-type layer and the n-type layer so as to emit light by current injection.例文帳に追加

Ｓｉ基板上に、バッファ層を介してまたは直接的に、ＧａＮ系結晶層からなる積層構造を形成し、該積層構造は、電流注入によって発光可能なように、ｐ型層と、ｎ型層と、これらの間に位置する発光層とを有する。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undopped GaN layer 3, an n-type GaN first contact layer 4, an n-type AlGaN first clad layer 5, a light emitting layer 6, a p-type AlGaN second clad layer 7, and a p-type GaN second contact layer 8 are sequentially formed on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上にバッファ層２、アンドープＧａＮ層３、ｎ−ＧａＮ第１コンタクト層４、ｎ−ＡｌＧａＮ第１クラッド層５、発光層６、ｐ−ＡｌＧａＮ第２クラッド層７、ｐ−ＧａＮ第２コンタクト層８が順に形成されてなる。 - 特許庁

While heating the metal film 3 and thereby heating the infrared transmission substrate 2 through heat conduction, an n-type buffer layer 21, an n-type clad layer 22, an active layer 23, a p-type clad layer 24 and a p-type contact layer 25 are formed by epitaxial growth, on the other side of the infrared transmission substrate 2.例文帳に追加

金属膜３を加熱し、それによって、熱伝導で赤外線透過基板２を加熱しながら、赤外線透過基板２の他方の面に、エピタキシャル成長により、ｎ型バッファ層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４およびｐ型コンタクト層２５を形成する。 - 特許庁

The semiconductor device 100 that is a vertical IGBT includes a collector electrode 2, a p^+-type collector layer 4, an n^+-type buffer layer 6, an n^--type drift layer 8, a p-type body region 10, an n^+-type emitter region 12, a gate electrode 18, and an emitter electrode 14.例文帳に追加

縦型のＩＧＢＴである半導体装置１００は、コレクタ電極２と、ｐ^+型のコレクタ層４と、ｎ^+型のバッファ層６と、ｎ^−型のドリフト層８と、ｐ型のボディ領域１０と、ｎ^+型のエミッタ領域１２と、ゲート電極１８と、エミッタ電極１４を備えている。 - 特許庁

A stripe base layer arranged alternately and repeatedly with an n-type base layer 21 and a p-type base layer 22 is formed on one surface of an n-type buffer layer 1 and a p-type well layer 3, an n-type emitter layer 4, an emitter electrode 10 and an insulating gate electrode 6 are formed on the base layer.例文帳に追加

ｎ型バッファ層１の一方の表面上にｎ型ベース層２１とｐ型ベース層２２が交互に繰返し配列されたストライプ状のベース層を形成し、このベース層状にｐ型ウェル層３、ｎ型エミッタ層４、エミッタ電極１０及び絶縁ゲート電極６を形成する。 - 特許庁

This semiconductor laser element 500 is composed by successively laminating a buffer layer 2, an undoped GaN layer 3, an n-contact layer 4, an n-crack prevention layer 5, an n-clad layer 6, a light emitting layer 7, a p-clad layer 8 and a p-first contact layer 9a on a sapphire substrate 1 whose thickness t1 is 500 μm.例文帳に追加

半導体レーザ素子５００は、厚さｔ_1 が５００μｍのサファイア基板１上にバッファ層２、アンドープＧａＮ層３、ｎ−コンタクト層４、ｎ−クラック防止層５、ｎ−クラッド層６、発光層７、ｐ−クラッド層８およびｐ−第１コンタクト層９ａが順に積層されてなる。 - 特許庁

Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.例文帳に追加

第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁

In a group III nitride compound semiconductor light emitting element 100, a sapphire substrate 10, a buffer layer comprising an aluminum nitride (AlN) not shown in a figure, an n-contact layer 11, an n-cladding layer 12, a multiple quantum well layer 13 having a light emitting wavelength of 470 nm, a p-cladding layer 14 and a p-contact layer 15 are formed.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、サファイア基板１０、図示しない窒化アルミニウム（ＡｌＮ）から成るバッファ層、ｎコンタクト層１１、ｎクラッド層１２、発光波長４７０ｎｍの多重量子井戸層１３、ｐクラッド層１４、ｐコンタクト層１５が形成されている。 - 特許庁

A semiconductor laser device 100 is constituted by laminating a buffer layer 2, undoped GaN layer 3, n-GaN contact layer 4, n-InGaN crack preventing layer 5, n-AlGaN clad layer 6, light emitting layer 7, p-AlGaN clad layer 8, and p-GaN contact layer 9 upon another in this order.例文帳に追加

半導体レーザ素子１００は、バッファ層２、アンドープＧａＮ層３、ｎ−ＧａＮコンタクト層４、ｎ−ＩｎＧａＮクラック防止層５、ｎ−ＡｌＧａＮクラッド層６、発光層７、ｐ−ＡｌＧａＮクラッド層８およびｐ−ＧａＮコンタクト層９が順に積層されてなる。 - 特許庁

Further, a p-type weak anode layer arranged adjacently to the surface of the bottom of the buffer layer 30, and a rear side metallic contact (laminated structure of 23-26) connected to the weak anode layer, are formed.例文帳に追加

また、バッファー層３０底部表面に隣接するように配置されたＰタイプの弱アノード層と前記弱アノード層に接続する裏面側金属接点（２３，２４，２５，２６の積層構造）を備える。 - 特許庁

Each cell is formed of an n-type GaN layer 21 having uneven surface of mound type inclination having an inclination angle corresponding to each band gap, an n-type InAlGaN layer 22 and a p-type InAlGaN layer 23 formed on an n-type GaN buffer layer 21.例文帳に追加

各セルは、各バンドギャップに対応する傾斜角の山型傾斜の凹凸面を有するｎ型GaN層２１、ｎ型GaNバッファ層２１上に形成されたｎ型InAlGaN層２２及びｐ型InAlGaN層２３よりなる。 - 特許庁

An N type AlGaN layer 12 is formed on a sapphire substrate 10 and an N type light emission layer 14 is formed thereupon; and a buffer layer 16 is formed thereupon and further a P type AlGaN layer is formed thereupon.例文帳に追加

サファイア基板１０上にＮ型ＡｌＧａＮ層１２を形成し、その上にＮ型発光層１４を形成し、その上にバッファ層１６を形成し、その上にＰ型ＡｌＧａＮ層を形成する。 - 特許庁

A photoelectric element 10 includes a light absorption layer 16 that is a p-type semiconductor layer, a buffer layer 18, and a window layer 20, which are provided in this order.例文帳に追加

ｐ型半導体層である光吸収層１６と、バッファ層１８と、窓層２０と、を備え、光吸収層１６、バッファ層１８及び窓層２０がこの順に設けられている光電素子１０。 - 特許庁

The light emitting diode comprises a p-type nitride semiconductor layer (3), an active layer (4), an n-type nitride semiconductor layer (5) and a current diffusion layer (6) which are arranged on a silicon support substrate (1) through a buffer layer (2).例文帳に追加

発光ダイオードはシリコン支持基板（１）の上にバッファ層（２）を介して配置されたｐ型窒化物半導体層（３）、活性層（４）、ｎ型窒化物半導体層（５）及び電流拡散層（６）を有する。 - 特許庁

A sheer 16 the surface of which facing sun rays is subjected to non-glare treatment (the surface3 treatment to form a rough surface) is attached to a print circuit board (P plate) 14 and a panel 11 by a fastening screw 12 with a buffer material 15 interposed.例文帳に追加

太陽光に面する側がノングレア処理（凹凸の表面処理が施されている）されたシート16を取付ネジ12によって緩衝材15を挟んでプリント基板（Ｐ板）14とパネル11に取り付けている。 - 特許庁

Here, since the insulator 12 is embedded in the groove 11 which separates the buffer layers 5, the N-type clad layer 6, the MQW active layer 7 and the P-type clad layer 8 do not grow on the groove 11.例文帳に追加

このとき、バッファ層５を分離する溝１１に絶縁体１２が埋設されているので、溝１１上には、Ｎ型クラッド層６、ＭＱＷ活性層７およびＰ型クラッド層８が成長しない。 - 特許庁

The output buffer 300 corresponding to each row of a pixel circuit 600 arranged in matrix is a CMOS inverter in which a p-type transistor 303 and an n-type transistor 304 are connected in series.例文帳に追加

マトリック状に配列された画素回路６００の各行に対応する出力バッファ３００は、ｐ型トランジスタ３０３およびｎ型トランジスタ３０４が直列に接続されたＣＭＯＳインバータである。 - 特許庁

A p-type well layer 4, an n-type buffer layer 7 and an n-type diffusion layer 20 are formed by impurity diffusion on the surface of the n-type active layer 3 between a source electrode 9 and a drain electrode 11.例文帳に追加

ソース電極９及びドレイン電極１１間で、ｎ^- 型活性層３の表面には、ｐ型ウエル層４、ｎ型バッファ層７、及びｎ型拡散層２０が不純物拡散により形成される。 - 特許庁

In an element formation region 9 surrounded by the deep trench 6, a P type drain buffer region 10, a drain contact region 11 and a drift region 12 are formed in the top layer of the epitaxial layer 5.例文帳に追加

ディープトレンチ６に取り囲まれる素子形成領域９には、エピタキシャル層５の表層部に、Ｐ型のドレインバッファ領域１０、ドレインコンタクト領域１１およびドリフト領域１２が形成されている。 - 特許庁

A resistive thin film 13 is provided via an oxide film 12 in a trench 11 provided at a part sandwiched between a p-body region 4 and an n-buffer region 7 in a surface layer of an n-drift region 3.例文帳に追加

ｎドリフト領域３の表面層のｐボディ領域４およびｎバッファ領域７に挟まれた部分に設けられたトレンチ１１に、酸化膜１２を介して、抵抗性薄膜１３が設けられている。 - 特許庁

An n-type GaN epitaxial layer 2, n-type GaN nano-columns 3, multiple quantum well nano-columns 4, and p-type GaN nano-columns 5, are successively grown in lamination on a sapphire substrate 1 through the intermediary of a low-temperature buffer layer (Figure 1 (a)).例文帳に追加

サファイア基板１上に、低温バッファ層を介して、ｎ型ＧａＮエピ層２、ｎ型ＧａＮナノコラム３、多重量子井戸ナノコラム４、ｐ型ＧａＮナノコラム５を、順次積層成長させる（図１（ａ））。 - 特許庁

Different virtual colors VC1, VC2, VC3, VC4 are assigned to each of four objects A, B, C, D at a level of detail formed by reducing the number of polygons and an image viewed from a viewpoint P is drawn on a frame buffer.例文帳に追加

ポリゴン数を削減した描画レベルの４つのオブジェクトＡ、Ｂ、Ｃ、Ｄに、それぞれ異なる仮想色ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４を割り振り、視点Ｐから見た画像をフレームバッファ上に描画する。 - 特許庁

A compound semiconductor thin film includes a rear surface electrode 22, a p-type compound semiconductor thin film 23, an n-type compound semiconductor thin film 24, a buffer layer 25, a window layer 26 and a transparent conductive film 27.例文帳に追加

基板２１上に形成された裏面電極２２、ｐ型化合物半導体薄膜２３、ｎ型化合物半導体薄膜２４、バッファ層２５、窓層２６および透明導電膜２７を含む。 - 特許庁

A semiconductor mesa of the laminate structure 33 includes a low-temperature GaN buffer layer 35, an n-type GaN layer 37, and an active layer 39 and a p-type gallium nitride-based semiconductor layer 37 of a quantum well structure.例文帳に追加

積層構造３３の半導体メサは、低温ＧａＮバッファ層３５、ｎ型ＧａＮ層３７、量子井戸構造の活性層３９及びｐ型窒化ガリウム系半導体層３７を含む。 - 特許庁

On the basis of a coordinate instruction P, a CPU 1 reads HRTF coefficient data (h) from an HRTF coefficient data memory M2 and reads the waveform data from a waveform buffer memory M1 by frame units.例文帳に追加

ＣＰＵ１は、座標命令Ｐに基づいて、ＨＲＴＦ係数データメモリＭ２からＨＲＴＦ係数データｈを読み出すとともに、フレーム単位で波形バッファメモリＭ１から波形データを読み出す。 - 特許庁

A connection layer 105 for electrically connecting the first buffer layer 107 to the p-type semiconductor crystal layer 103 is prepared in the opening 104A, to extract holes accumulated in the first buffer layer 107 through the connection layer 105.例文帳に追加

第１の緩衝層１０７をｐ伝導型半導体結晶層１０３に電気的に接続するための接続層１０５が開口部１０４Ａに配されており、第１の緩衝層１０７に滞留する正孔を接続層１０５を介してｐ伝導型半導体結晶層１０３に引き抜くことができる。 - 特許庁

A VBV buffer controller 40 finds a target code amount for each picture type and a transition of VBV buffer occupancy based upon the encoding rate, sets the target code amount to settle the VBV buffer occupancy at the time point of encoding data of I pictures or P pictures into a predetermined value and controls the code amount by controlling the quantization scale of a quantizer 4 to match the code amount and the set target code amount.例文帳に追加

ＶＢＶバッファ制御器４０は、符号化レートに基づいてピクチャタイプ毎の目標符号量とＶＢＶバッファ占有量の推移を求め、ＩピクチャやＰピクチャのデータの符号化時点でのＶＢＶバッファ占有量を所定の値に収束するように目標符号量を設定し、その設定した目標符号量に合うように量子化器４の量子化スケールを制御して符号量制御を行う。 - 特許庁

The semiconductor element includes an undoped GaN layer 3, an Si film 31, an n-type GaN layer 4, an MQW active layer 5, and a p-type GaN layer 6 laminated in this order on an AlN buffer layer 2 formed on a sapphire substrate 1.例文帳に追加

サファイア基板１上に形成されたＡｌＮバッファ層２上にアンドープＧａＮ層３、Ｓｉ膜３１、ｎ型ＧａＮ層４、ＭＱＷ活性層５、ｐ型ＧａＮ層６が順に積層されている。 - 特許庁