「p buffer」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A mask 11 for selective growth is formed on a sapphire substrate 1 as a substrate for growth, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are laminated in order on an AlN buffer layer 2, and a mixed doped GaN layer 6a is formed on the p-type GaN layer 6.例文帳に追加

成長用基板であるサファイア基板１上に選択成長用マスク１１が形成され、ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層されており、ｐ型ＧａＮ層６上には混合ドープＧａＮ層６ａが形成される。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an n-type crack preventive layer 5, an n-type AlGaN first clad layer 6, an MQW light emitting layer 7, a p-type AlGaN second clad layer 8, and a p-type contact layer 9 are formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、バッファ層２、アンドープのＧａＮ層３、ｎ−ＧａＮ層４、ｎ−クラック防止層５、ｎ−ＡｌＧａＮからなる第１クラッド層６、ＭＱＷ発光層７、ｐ−ＡｌＧａＮからなる第２クラッド層８、ｐ−コンタクト層９が順に形成されてなる。 - 特許庁

In the high-voltage semiconductor device (horizontal IGBT), an N-type drift region 104 and a P-type body region 105 are formed in an SOI layer 103, an N-type emitter region 106 is formed in the body region 105, and an N-type buffer region 115 and a P-type collector region 116 are formed in the drift region 104.例文帳に追加

高耐圧半導体装置（横型ＩＧＢＴ）において、ＳＯＩ層１０３内にＮ型ドリフト領域１０４、Ｐ型ボディ領域１０５が形成され、ボディ領域内１０５内にＮ型エミッタ領域１０６、ドリフト領域１０４内にＮ型バッファ領域１１５とＰ型コレクタ領域１１６が形成される。 - 特許庁

A p^+-type collector region 8, an n^+-type buffer region 9, an n-type base region 10 formed of first and second regions 10a and 10b, a p-type base region 11 formed of first and second parts 11a and 11b and an emitter region 12 are formed in a semiconductor substrate 1 having a trench 5.例文帳に追加

トレンチ５を有する半導体基板１には、Ｐ^+型コレクタ領域８とＮ^+型バッファ領域９と第１及び第２の領域１０ａ、１０ｂから成るＮ型ベース領域１０と第１及び第２の部分１１ａ、１１ｂから成るＰ型ベース領域１１とエミッタ領域１２とが形成されている。 - 特許庁

An MPEG 4 intra/inter discrimination section 26 discriminates whether a macro block mode of a macro block as to a P-VOP (Video Object Plane of a P-picture) of MPEG 4 image compression information is an intra mode or an inter mode on the basis of the MPEG 2 macro block information and the MPEG 2 macro block activity information stored in the information buffer.例文帳に追加

ＭＰＥＧ４イントラ／インター判定部２６は、情報バッファ内に保持されているＭＰＥＧ２マクロブロック情報及びＭＰＥＧ２マクロブロックアクティビティ情報を基にＭＰＥＧ４画像圧縮情報のＰ−ＶＯＰについてのマクロブロックのマクロブロックモードがイントラであるかインターであるかを判定する。 - 特許庁

The nitride semiconductor element comprises a nitride semiconductor layer (a buffer layer 2, an n-type clad layer 3, a light emitting layer 4, a p-type clad layer 5 and a p-type contact layer 6) formed on the front surface of a ZrB_2 substrate 1, and a protective film 9 made of a tungsten formed on the rear surface of the substrate 1.例文帳に追加

この窒化物系半導体素子は、ＺｒＢ_2基板１の表面上に形成された窒化物系半導体層（バッファ層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６）と、ＺｒＢ_2基板１の裏面上に形成されたタングステンからなる保護膜９とを備えている。 - 特許庁

On a sapphire substrate 11, a GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated sequentially and the quantum well active layer 14 has a well layer sandwiched by a pair of partition wall layers.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁

The nitride compound semiconductor epitaxial wafer is constituted by successively laminating a buffer layer 2, an n-type GaN clad layer 3, an active layer 4 of multiple quantum well structure consisting of an undoped InGaN well layer, and an undoped GaN barrier layer, p-type clad layers 5, 6, and a p-type InGaN contact layer 7 on a substrate 1.例文帳に追加

本発明の窒化物系化合物半導体エピタキシャルウエハは、基板１上にバッファ層２、ｎ型ＧａＮクラッド層３、アンドープＩｎＧａＮ井戸層とアンドープＧａＮ障壁層とからなる多重量子井戸構造の活性層４、ｐ型クラッド層５，６、及びｐ型ＩｎＧａＮコンタクト層７が順次積層されている。 - 特許庁

A GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated successively on a sapphire substrate 11, where the quantum well active layer 14 is equipped with a well layer sandwiched inbetween a pair of barrier layers.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁

On a sapphire substrate 1, a GaN buffer layer 2, an n-type GaN contact layer 3, an MWQ active layer 4, and a p-type GaN contact layer 5 are stacked in order, and a partial region is mesa-etched from the p-type GaN contact layer 5 halfway to the n-type GaN contact layer 3 to form an (n) electrode 7.例文帳に追加

サファイア基板１上に、ＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ＭＱＷ活性層４、ｐ型ＧａＮコンタクト層５が順次積層されており、ｐ型ＧａＮコンタクト層５からｎ型ＧａＮコンタクト層３の途中まで一部領域がメサエッチングされて、ｎ電極７が形成されている。 - 特許庁

A DFB laser device 10, an embedding hetero type having an oscillation wavelength of 1,550 nm, comprises, on an n-InP substrate 12, an n-InP buffer layer 14, an active layer 16, a p-InP spacer layer 18, a grating 20 consisting of GaInAsP layer, and a lamination structure of p-InP first cladding layer 22 in which a grating is embedded.例文帳に追加

ＤＦＢレーザ素子１０は、発振波長が１５５０ｎｍの埋め込みへテロ型であって、ｎ-ＩｎＰ基板１２上に、ｎ-ＩｎＰバッファ層１４、活性層１６、ｐ-ＩｎＰスペーサ層１８、ＧａＩｎＡｓＰ層からなる回折格子２０、及び回折格子を埋め込んだｐ-ＩｎＰ第１クラッド層２２の積層構造を備える。 - 特許庁

The semiconductor light emitting element comprises a GaN buffer layer 102, a non-doped GaN layer 103, an n-type GaN contact layer 104, an n-type AlGaN lower cladding layer 105, a multiple quantum well light emitting layer 106, a p-type AlGaN upper cladding layer 107 and a p-type GaN current diffusion layer 108 sequentially laminated on a sapphire substrate 101.例文帳に追加

サファイア基板１０１上に、ＧａＮバッファ層１０２、ノンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮ下クラッド層１０５、多重量子井戸発光層１０６、ｐ型ＡｌＧａＮ上クラッド層１０７およびｐ型ＧａＮ電流拡散層１０８が順次積層されている。 - 特許庁

A p^+-type base region 108, n^+-type emitter region 109, a gate insulating film 110, a gate electrode film 111, an interlayer insulating film 112, p^+-type collector layer 113, and an emitter electrode film 114, are formed on an implanted substrate 102 on which n^--type drift layer 106 and n^+-type buffer layer 107 are formed.例文帳に追加

Ｎ^−型ドリフト層１０６及びＮ^＋型バッファ層１０７を形成した注入基板１０２に、Ｐ^＋型ベース領域１０８及びＮ^＋型エミッタ領域１０９、ゲート絶縁膜１１０、ゲート電極膜１１１、層間絶縁膜１１２、Ｐ^＋型コレクタ層１１３、エミッタ電極膜１１４を形成する。 - 特許庁

In a display device including a pixel section and a driver circuit on the same insulator, the driver circuit comprises: a decoder 100 having a plurality of NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series; and a buffer section 101 having a plurality of buffers including three p-channel TFTs 114-116.例文帳に追加

同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁

In a display device including a pixel portion and a driver circuit on one insulator, the driver circuit comprises a decoder 100 including plural NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series, and a buffer portion 101 including plural buffers including three p-channel TFTs 114-116.例文帳に追加

同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁

In step 1 of a first radio station that transmits the data packets, M sets of packets constituted of (p) or less data packets whose required transmission times are equal to each other, are generated from one or more data frames stored in a transmission buffer.例文帳に追加

データパケットを送信する第１の無線局のステップ１は、送信バッファに蓄積された１以上のデータフレームから、伝送所要時間が互いに等しいｐ個以下のデータパケットで構成されるパケットセットをＭ組生成する。 - 特許庁

Masks 11 for selective growth and an AlN buffer layer 2 are formed on a substrate 1 for growth, and further a non-doped GaN layer 3, an n-type GaN layer 4, an MQW active layer 5, and a p-type GaN layer 6 are laminated in order.例文帳に追加

成長用基板１上に選択成長用マスク１１及びＡｌＮバッファ層２が形成され、さらにノンドープＧａＮ層３、ｎ型ＧａＮ層４、ＭＱＷ活性層５、ｐ型ＧａＮ層６が順に積層されている。 - 特許庁

The input buffer uses differential amplifier circuits 32 and 34 respectively having an N-channel differential amplifier stage and a P-channel differential amplifier stage that compare a reference signal VREF with an input signal IN to drive an output circuit 44.例文帳に追加

参照信号ＶＲＥＦを入力信号ＩＮと比較するＮチャネルの差動増幅段を有する差動増幅回路３２と、Ｐチャネルの差動段を有する差動増幅回路３４とを用い出力回路４４を駆動する。 - 特許庁

Firstly, at least a first epitaxial layer being a p^+ collector layer 1, a second epitaxial layer being a n^+ buffer layer 2, and a third epitaxial layer being an n^- drift layer 3 are laminated as a reverse-side element structure on a surface of a silicon substrate 30.例文帳に追加

まず、シリコン基板３０の表面に、裏面素子構造として、少なくともｐ^+コレクタ層１となる第１エピタキシャル層、ｎ^+バッファ層２となる第２エピタキシャル層、およびｎ^-ドリフト層３となる第３エピタキシャル層を積層する。 - 特許庁

The p^--type leakage stopper region 112 is formed so as to be in contact with both of an insulating film 102 and the collector electrode film 201, and is further Schottky-joined to the collector electrode film 101 together with the n^+-type buffer layer 103.例文帳に追加

Ｐ^−型リークストッパ領域１１２は、絶縁膜１０２とコレクタ電極膜２０１との双方に接するように形成され、さらに、Ｎ^＋型バッファ層１０３と共にコレクタ電極膜１０１に対してショットキー接合されている。 - 特許庁

To reduce energy absorption loss than before by restraining drop of a reaction force P at the time that its peripheral wall part 1 bends by buckling deformation and to enhance buffering efficiency as much as possible, in a rubber buffer A in an approximately cylinder shape.例文帳に追加

概略円筒状のゴムバッファーＡにおいて、その周壁部１が座屈変形して折れ曲がる際の反力Ｐの落ち込みを抑えて、エネルギ吸収のロスを従来より一層、軽減し、もって緩衝効率を可及的に高める。 - 特許庁

An output buffer circuit 4 in the output circuit of the semiconductor device includes a P channel MOS transistor 27.1 and a resistive element 29.1 connected in series between a line of a power supply level VDD and an output node N12.例文帳に追加

この半導体装置の出力回路において、出力バッファ回路４は、電源電位ＶＤＤのラインと出力ノードＮ１２との間に直列接続されたＰチャネルＭＯＳトランジスタ２７．１および抵抗素子２９．１を含む。 - 特許庁

As a drive current supplied to a light emitting element 604 in a light emitting period flows in the output buffer 300, voltage drop is produced by electric resistances of the p-type transistor 303 and the potential compensation circuit 320.例文帳に追加

この出力バッファ３００には、発光期間において発光素子６０４に供給される駆動電流が流れるため、ｐ型トランジスタ３０３および電位補償回路３２０の電気抵抗によって電圧降下が起こる。 - 特許庁

A semiconductor device 1 includes a substrate 2 which has an off angle of 50° to 65° relative to a plane direction [0001] and is made of silicon carbide, a buffer layer 21, and an active layer (an epitaxial layer 3, a p-type layer 4, and n+ regions 5 and 6).例文帳に追加

半導体装置１は、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、バッファ層２１と、活性層（エピタキシャル層３、ｐ型層４、およびｎ+領域５、６）とを備える。 - 特許庁

At this point, when an electrostatic discharge is applied to the input/output terminal P, the resistor 4 absorbs an overvoltage because the transistor 2 is kept in an OFF state, by which devices such as a second electrostatic breakdown protective part ESD 2, the input buffer B and the others can be protected against breakdown.例文帳に追加

この時、静電放電が入出力端子Ｐに印加されると、トランジスタ２がＯＦＦとなので抵抗４が過電圧を吸収し、第２静電破壊保護部ＥＳＤ２、入力バッファＢなどのデバイス破壊を防止する。 - 特許庁

A compound semiconductor device 100 is equipped with an N+-GaAs drain layer 12, an N+-GaAs buffer layer 14, an N-GaAs channel layer 16, a P+-InGaP gate layer 28, an N+-InGaP source layer 30, a drain electrode 22, a gate electrode 24, and a source electrode 26.例文帳に追加

本発明において、化合物半導体素子１００が、ｎ^+GaAsドレイン層１２、ｎ^+GaAsバッファ層１４、ｎ^-GaAsチャネル層１６、ｐ^+InGaPゲート層２８、ｎ^+InGaPソース層３０、ドレイン電極２２、ゲート電極２４およびソース電極２６を備える。 - 特許庁

The GaP light emitting device 1 has a structure of laminating an n-type GaP buffer layer 11, an n-type GaP layer 12, an N dope n-type GaP layer 13, and a p-type GaP layer 14 on an n-type GaP mono-crystal substrate 10.例文帳に追加

ＧａＰ発光素子１は、ｎ型ＧａＰ単結晶基板１０上に、ｎ型ＧａＰバッファ層１１、ｎ型ＧａＰ層１２、Ｎドープｎ型ＧａＰ層１３、ｐ型ＧａＰ層１４が積層された構造を有する。 - 特許庁

Then, since an input moving image signal 10 is input into a first table calculating section 112, the calculating section 112 calculates a weighting prediction table of a P picture, and a table buffer section 115 stores the weighting prediction table.例文帳に追加

すると、入力動画像信号１０は第１のテーブル算出部１１２へ入力されるので、第１のテーブル算出部１１２はＰピクチャの重み付け予測テーブルを算出し、その重み付け予測テーブルをテーブルバッファ部１１５が保存する。 - 特許庁

To provide a method of manufacturing a thin-film semiconductor element which can easily turn a semiconductor thin film into a p-type one even if the semiconductor thin film consisting of a zinc oxide or a zinc sulfide formed by epitaxial growth is used as a buffer layer.例文帳に追加

バッファ層としてエピタキシャル成長により形成される酸化亜鉛または硫化亜鉛の半導体薄膜を用いる場合にも前記半導体薄膜のｐ型化を容易にする薄膜半導体素子の製造方法の提供。 - 特許庁

In a SiC pin diode 20, an n-type minority carrier elimination layer 31, which is formed between an n-type SiC substrate 21 and an n-type buffer layer 22, has a higher concentration of carbon hole defects than the n-type buffer layer 22, and a carbon hole defect of the minority carrier elimination layer 31 serves as a trap for holes from p-type anode layers 24 and 25.例文帳に追加

このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型バッファ層２２との間に形成したｎ型少数キャリア消滅層３１は、ｎ型バッファ層２２よりも炭素空孔欠陥の濃度が高く、少数キャリア消滅層３１の炭素空孔欠陥はｐ型のアノード層２４,２５からの正孔のトラップとして働く。 - 特許庁

To provide a semiconductor light emitting element which has a buffer layer formed on a semiconductor substrate when necessary and also has a semiconductor layer formed by stacking an n-type or p-type lower semiconductor layer, a light emitting layer and a p-type or n-type upper semiconductor layer, the semiconductor light emitting element having high light emission efficiency for a specified wavelength.例文帳に追加

半導体基板上に、必要に応じて緩衝層を形成し、ｎ型又はｐ型の下側半導体層と、発光層と、ｐ型又はｎ型の上側半導体層とを積層してなる半導体層を持つ半導体発光素子において、特定の波長に対して高い発光効率を有する半導体発光素子を提供することにある。 - 特許庁

The distributed feedback semiconductor laser device is provided with an active layer 23 to join carriers again, clad layers 24 and 26 as a p-type semiconductor layer for supplying a hole to the active layer 23, a buffer layer 22 as an n-type semiconductor layer for supplying an electron to the active layer 23, a diffraction lattice layer 25 formed in the p-type semiconductor layer, and so on.例文帳に追加

分布帰還型半導体レーザ素子は、キャリア再結合を行う活性層２３と、活性層２３へホールを供給するｐ型半導体層であるクラッド層２４，２６層と、活性層２３へ電子を供給するｎ型半導体層であるバッファ層２２と、ｐ型半導体層の中に形成された回折格子層２５などで構成される。 - 特許庁

The ZnO buffer layer 3 having small specific resistance is grown on a conductive Si substrate 2, and n-type GaN, n-type AlGaN, InGaN (light emitting), p-type AlGaN, and p-type GaN layers 4, 5, 6, 7, and 8 are successively grown, thus forming the semiconductor light emitting device 1 having double hetero junction structure.例文帳に追加

導電性Ｓｉ基板２の上に比抵抗の小さなＺｎＯバッファ層３を成長させ、ＺｎＯバッファ層３の上に順次ｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層５、ＩｎＧａＮ層（発光層）６、ｐ型ＡｌＧａＮ層７、ｐ型ＧａＮ層８を成長させることにより、ダブルへテロ接合構造の半導体発光素子１を形成する。 - 特許庁

The element structure comprises a sapphire C face substrate 1, a GaN buffer layer 11 grown under a low temperature, an undoped GaN layer 12, an Si doped n-GaN contact layer 21, a multiple quantum well MQW emission layer 3 having a plurality of well layers, an Mg doped p-AlGaN clad layer 22, and an Mg doped p-GaN contact layer 23.例文帳に追加

素子構造は、サファイアＣ面基板１、低温成長されたＧａＮバッファ層１１、無添加のＧａＮ層１２、Ｓｉ添加のｎ-ＧａＮコンタクト層２１、複数の井戸層を有する多重量子井戸構造（ＭＱＷ）の発光層３、Ｍｇ添加のｐ-ＡｌＧａＮクラッド層２２、Ｍｇ添加のｐ-ＧａＮコンタクト層２３からなる。 - 特許庁

An electronic device includes a drift layer having a first conductivity type, a buffer layer having a second conductivity type, opposite the first conductivity type, on the drift layer and forming a P-N junction with the drift layer, and a junction termination extension region having the second conductivity type in the drift layer near the P-N junction.例文帳に追加

第１の伝導型を有するドリフト層と、前記ドリフト層上にあって、前記第１の伝導型とは反対の第２の伝導型を有し、前記ドリフト層とＰ−Ｎ接合を形成するバッファ層と、前記Ｐ−Ｎ接合の近傍の前記ドリフト層内にあって前記第２の伝導型を有する接合終端拡張領域とを含む電子デバイスを提供する。 - 特許庁

The semiconductor device 100 is provided with: an n+ type buffer region 17; an n type drift region 16; a p type base region; a gate electrode 8; a source electrode 4; guard rings 12a and 12b; a channel stopper region 14; and a drain electrode 18.例文帳に追加

半導体装置１００は、ｎ^+型のバッファ領域１７と、ｎ型のドリフト領域１６と、ｐ型のベース領域２と、ゲート電極８と、ソース電極４と、ガードリング１２ａ、１２ｂと、チャネルストッパ領域１４と、ドレイン電極１８を備えている。 - 特許庁

Data are read from the transmission buffer 12 in response to a transmission rate to apply parallel/serial conversion in a parallel/serial(P/S) conversion circuit 13, a 2B+D multiplexer circuit 14 multiplexes the data with voice data, the resulting data are sent to a telephone set.例文帳に追加

伝送レートに応じて送信用バッファ１２からのデータの読み出し、パラレル／シリアル（Ｐ／Ｓ）変換回路１３におけるパラレル／シリアル変換動作が行われ、２Ｂ＋Ｄ多重化回路１４で、音声データと多重化されて電話機に送信される。 - 特許庁

In the case that the occupied amount Bm is between the 1st threshold BTH1 and a 2nd threshold BTH2, when an I or P image is read from the bit buffer 2, the image is transferred to the decode core circuit 4 and when a B image is read, the image is skipped.例文帳に追加

また、占有量Ｂm が第１の閾値ＢTH1 と第２の閾値ＢTH2 との間にある場合、ビットバッファ２からＩピクチャまたはＰピクチャが読み出されると当該ピクチャはデコードコア回路４へ転送され、Ｂピクチャが読み出されると当該ピクチャはスキップされる。 - 特許庁

Furthermore, when the amount Bm is between the 1st threshold value BTH1 and a 2nd threshold value BTH2 and an I-picture or a P-picture is read from the bit buffer 2, the read picture is transferred to the decode core circuit 4, and when a B picture read, the picture is skipped.例文帳に追加

また、占有量Ｂm が第１の閾値ＢTH1 と第２の閾値ＢTH2 との間にある場合、ビットバッファ２からＩピクチャまたはＰピクチャが読み出されると当該ピクチャはデコードコア回路４へ転送され、Ｂピクチャが読み出されると当該ピクチャはスキップされる。 - 特許庁

The semiconductor transistor has a substrate 501, a buffer layer 502, a first nitride semiconductor layer 503, a second nitride semiconductor layer 504, a p-type nitride semiconductor layer 506, a source electrode 508, a drain electrode 509 and a gate electrode 510.例文帳に追加

半導体トランジスタは、基板５０１、バッファ層５０２、第１窒化物半導体層５０３、第２窒化物半導体層５０４、ｐ型窒化物半導体層５０６、ソース電極５０８、ドレイン電極５０９およびゲート電極５１０を備えている。 - 特許庁

A center hole buffer area Bi is formed outside a center hole sagging forming area Ai where the sagging DA of the center hole 11G of a master substrate 11 is formed, a recessed/projected pattern P is formed outside the center hole buffer area Bi, and only a stable area is used without using an area where magnetic transfer near the sagging part of the center hole 11G becomes unstable.例文帳に追加

マスター基板１１の中心孔１１ＧのダレＤＡが形成される中心孔ダレ形成領域Ａｉの外側に中心孔バッファー領域Ｂｉを設け、中心孔バッファー領域Ｂｉの外側に凹凸パターンＰを形成するようにし、中心孔１１Ｇのダレ部近傍の磁気転写が不安定になる領域を使用せず、安定領域のみを使用するようにした。 - 特許庁

In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.例文帳に追加

ＧａＮ系ＦＥＴ用エピタキシャル結晶基板において、下地基板１０１の上に設けられるエピタキシャル結晶が、ゲート層１０８の下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層１０７と、第２の緩衝層１０６と、開口部１０４Ａを有する絶縁層１０４と、ｐ伝導型半導体結晶層１０３とを有している。 - 特許庁

The p-type semiconductor layer 12 is constituted by laminating a first semiconductor layer 12A having oxide semiconductor as its principal constituent and a second semiconductor layer 12B consisting of non-oxide semiconductor and showing p-type electric conductivity alternately on the buffer layer 11 repeatedly, and the first semiconductor layer 12A and the second semiconductor layer 12B are provided with super lattice structure.例文帳に追加

ｐ型半導体層１２は、バッファ層１１上に、酸化物半導体を主成分とする第１の半導体層１２Ａと、非酸化物半導体からなり、ｐ型の電気伝導性を示す第２の半導体層１２Ｂとを交互に繰り返し積層して構成されており、第１の半導体層１２Ａおよび第２の半導体層１２Ｂは超格子構造をなしている。 - 特許庁

A P picture interval determination/control means 3 determines the interval of either P picture or I picture by either an amount of motion vector information from a motion compensation predicting means 16 and a amount of DCT coefficient information from a buffer 9, or image characteristic parameters from an image characteristics computing means 2 to read the frame for coding from the memory 1.例文帳に追加

Ｐピクチャー間隔判定／決定部３は、動き補償予測部１６からの動きベクトル情報、動き補償予測部１６からの動きベクトル情報量及びバッファ９からのＤＣＴ係数情報量、又は画像特性演算部２からの画像特性パラメータのいずれかにより、Ｐピクチャー又はＩピクチャーの間隔を決定し、メモリ１から符号化のためのフレームを読み出す。 - 特許庁

A game ball P introduced into the upper part of a game area 5a along an outer rail 11a enters a game ball speed reduction passage 23 in a game ball moving-directional upstream side of the buffer member 25b, and the game ball P passing the game ball speed reduction passage 23 comes into contact with a plurality of game pins 14 and an auxiliary member 24 to reduce the ball speed.例文帳に追加

遊技球Ｐが外レール１１ａに沿って遊技領域５ａの上部へ導入された遊技球Ｐが、緩衝部材２５ｂより遊技球Ｐの移動方向上流側において遊技球減速通路２３へ入球し、その遊技球減速通路２３の通過中の遊技球Ｐが複数の遊技釘１４や補助部材２４に接触してその球速が減速される。 - 特許庁