「p- type」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

SUPER-FLAT P-TYPE OXIDE SEMICONDUCTOR NiO SINGLE CRYSTAL THIN FILM例文帳に追加

超平坦ｐ型酸化物半導体ＮｉＯ単結晶薄膜 - 特許庁

The source 3 within the trench 1 is made of p-type polysilicon.例文帳に追加

トレンチ１内のソース３はｐ型ポリシリコンで形成されている。 - 特許庁

The P^---type impurity layer 12 is of the same P-type with a semiconductor substrate 1, but lower in impurity concentration than the semiconductor substrate 1.例文帳に追加

Ｐ^−−型不純物層１２は、半導体基板１と同じＰ型であるが、不純物濃度は半導体基板１よりも低い。 - 特許庁

The power MOSFET is a trench gate vertical P-channel MOSFET, and the conductivity type of its gate electrode 6 is a P-type.例文帳に追加

パワーＭＯＳＦＥＴがトレンチゲート縦型ＰチャネルＭＯＳＦＥＴであって、そのゲート電極６の導電型をＰ型とする。 - 特許庁

Then, the p-type semiconductor region 3a is polished by a predetermined thickness whereby a p-type semiconductor region 3 is formed.例文帳に追加

そして、ｐ型半導体領域３ａを所定の厚さだけ研磨することにより、ｐ型半導体領域３を形成する。 - 特許庁

Therefore, the misfit dislocation occurs in the vicinity of the interface between the p-type distorted silicon layer 22 and the p-type silicon-germanium layer 24.例文帳に追加

したがって、ｐ型歪シリコン層２２とｐ型シリコン−ゲルマニウム層２４との界面近傍には、ミスフィット転位が発生している。 - 特許庁

The mesa structure part is formed on the p-type semiconductor substrate.例文帳に追加

メサ構造部は、ｐ型半導体基板の上に設けられている。 - 特許庁

METHOD FOR ACTIVATING ACCEPTOR IN BURIED-p-TYPE GaN LAYER例文帳に追加

埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法 - 特許庁

Edges of the p-type semiconductor layers are exposed, so that the parasitic capacitance in the edge of the p-type semiconductor layer will not be formed.例文帳に追加

ｐ型半導体層のエッジ部が露出しているので、ｐ型半導体層のエッジ部分での寄生容量がなくなる。 - 特許庁

Related to the p-type partition region 38b, 3-stage of p-type embedded diffusion unit regions Up are connected mutually in the vertical direction.例文帳に追加

ｐ型の仕切領域３８ｂは３段のｐ型の埋め込み拡散単位領域Ｕ_p を縦方向に相互連結して成る。 - 特許庁

The upper barrier layer is composed of a p-type boron phosphide (BP)-based semiconductor, especially an amorphous boron phosphide-based semiconductor.例文帳に追加

特に非晶質のリン化硼素系半導体とする。 - 特許庁

Thereby, the buried p-type layer, whose conductivity is significantly higher than that of a p-type layer on which a trench is not formed before annealing, is attained.例文帳に追加

これによりアニール前のトレンチが形成されていないものより著しく伝導性が高い埋込みｐ型層が得られる。 - 特許庁

On the n-type SiC 11, there are sequentially laminated an n-type nitride semiconductor layer 12, an n-type AlGaN layer 13, an InGaN layer 14, a p-type AlGaN layer 15, and a p-type GaN layer 16.例文帳に追加

このｎ型ＳｉＣ１１上に、ｎ型窒化物半導体層１２、ｎ型ＡｌＧａＮ層１３、ＩｎＧａＮ層１４、ｐ型ＡｌＧａＮ層１５とｐ型ＧａＮ層１６を順次積層する。 - 特許庁

The rocking chair type photovoltaic storage battery includes an n-type photovoltaic storage electrode 1, a p-type photovoltaic storage electrode 2, and electrolyte 3 in contact with the n-type photovoltaic storage electrode 1 and the p-type photovoltaic storage electrode 2.例文帳に追加

ロッキングチェア型光蓄電池には、ｎ型光蓄電極１と、ｐ型光蓄電極２と、ｎ型光蓄電極１及びｐ型光蓄電極２に接する電解質３と、が設けられている。 - 特許庁

The p-electrode 6 is formed of such a material that cannot form ohmic junction between the p-type layer 4 and itself, so that a current does not flow from the p-electrode 6 to a part with which the p-electrode 6 of the p-type layer 4 is in direct contact.例文帳に追加

ｐ電極６は、ｐ型層４との間にオーミック接合が得られない材料で形成されており、ｐ型層４のｐ電極６が直接に接触している部分には、ｐ電極６から電流が流れない。 - 特許庁

The LED (10) including a p-type material layer having an associated p-contact, an n-type material layer having an associated n-contact, and an active region (18) between the p-type layer and the n-type is equipped with a confinement structure (20) formed in either one of the p-type material layer and the n-type material layer.例文帳に追加

関連したｐコンタクトを有するｐ型材料層（１０）と、関連したｎコンタクトを有するｎ型材料層と、ｐ型層とｎ型層との間の活性領域（１８）とを有するＬＥＤ（１０）は、ｐ型材料層またはｎ型材料層のいずれかの中に形成された閉じ込め構造（２０）を備える。 - 特許庁

In a purple-blue semiconductor laser device 100, an n-type clad layer 102, an active layer 103, a p-type clad layer 104, and a p-type contact layer 105 are formed on one surface of an n-type GaN substrate 101, and a p-type ohmic electrode 106 is formed on the upper surface of the p-type contact layer 105.例文帳に追加

青紫色半導体レーザ素子１００においては、ｎ型ＧａＮ基板１０１の一面上にｎ型クラッド層１０２、活性層１０３、ｐ型クラッド層１０４、およびｐ型コンタクト層１０５が形成され、ｐ型コンタクト層１０５の上面にｐ型オーミック電極１０６が形成されている。 - 特許庁

In a power MOSFET, having a p+-type embedded layer 9 in an n--type drift layer 1, a p+-type carrier injection layer 10 connected to a second gate electrode 11 is formed at the side of a p-type base layer 4 to inject holes into the n--type drift layer 1 from the p+-type carrier injection layer 10 at turning on.例文帳に追加

ｎ−型ドリフト層１中にｐ＋型埋込み層９を有するパワーＭＯＳＦＥＴにおいて、ｐ型ベース層４の側方に第２のゲート電極１１に接続されたｐ＋型キャリア注入層１０を設け、ターンオン動作時にｐ＋型キャリア注入層１０からホール（正孔）をｎ−型ドリフト層１中に注入する。 - 特許庁

An n-type buffer layer 102, n-type first clad layer 103, MQW active layer 104, p-type second clad layer 105, p-type etch stop layer 106 of energy band gap smaller than that of this second clad layer 105, p-type third clad layer 107 comprising the ridge part, and p-type protection layer 108 are provided on a GaAs substrate 101.例文帳に追加

ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型第１クラッド層１０３、ＭＱＷ活性層１０４、ｐ型第２クラッド層１０５、この第２クラッド層１０５よりもエネルギーバンドギャップの小さいｐ型エッチング停止層１０６、リッジ部を構成するｐ型第３クラッド層１０７、ｐ型保護層１０８を備える。 - 特許庁

A semiconductor base of the IGFET includes an N^+-type first drain region 34, an N^--type second drain region 35, a P-type first body region 36, a P^--type second body region 37, an N-type first source region 38, and an N^+-type second source region 39, and a trench 31 for forming an IGFET cell.例文帳に追加

IGFETの半導体基体は、N^+型の第１のドレイン領域３４とN^-型の第２のドレイン領域３５とP型の第１のボデイ領域３６とP^-型の第２のボデイ領域３７とN型の第１のソース領域３８とN^+型の第２のソース領域３９とを有し、更にIGFETセルを構成するトレンチ３１を有する。 - 特許庁

While heating a substrate, a III nitride based compound semiconductor doped with p-type impurities is irradiated with electrons under an acceleration voltage of 70 kV or less at the time of arrival thus forming a low resistance p-type layer.例文帳に追加

基板を加熱した状態で、p型不純物がドープされたIII族窒化物系化合物半導体層に対して到達時の加速電圧が70 kV以下の電子を照射して低抵抗p型化を行う。 - 特許庁

The p-type wide gap semiconductor has the wide gap near the forbidden band width of the first semiconductor, and also functions as a p-type wide gap semiconductor through injection of holes due to the second semiconductor.例文帳に追加

このp型ワイドギャップ半導体は、第１半導体の禁制帯幅に近いワイドギャップを持ち、且つ、第２半導体により正孔が注入されることにより、１個のp型ワイドギャップ半導体として機能する。 - 特許庁

A light-transmissive electrode 20 comprising niobium titanium oxide and having a photocatalytic function is formed on a p-clad layer 14 comprising p-type AlGaN and a p-contact layer 15 comprising p-type GaN.例文帳に追加

ｐ型ＡｌＧａＮから成るｐクラッド層１４、ｐ型ＧａＮから成るｐコンタクト層１５の上には酸化ニオブチタンから成る、光触媒機能を有する透光性電極２０が形成されている。 - 特許庁

To provide a p-type oxide semiconductor of group II to V useful as a light emitting element or a light receiving element material or a photocatalyst and to provide a method for manufacturing the p-type oxide semiconductor.例文帳に追加

発光素子や受光素子材料、あるいは光触媒として有用なIIないしV族の p型酸化物半導体と、そのような p型酸化物半導体の得られる製造方法とを提供する。 - 特許庁

On an n-type semiconductor substrate, an n-type clad layer, an active layer, and a p-type clad layer are sequentially laminated.例文帳に追加

ｎ型半導体基板上に、ｎ型クラッド層、活性層、及びｐ型クラッド層が順次積層されている。 - 特許庁

However, the first conductivity is p-type or n-type and the second conductivity is the other type.例文帳に追加

ただし、ｐ型またはｎ型のいずれか一方が第１導電型で他方が第２導電型であるとする。 - 特許庁

In an n-type semiconductor substrate 2, p-type regions 3a and 3b and n-type regions 4a and 4b are formed.例文帳に追加

Ｎ型半導体基板２には、Ｐ型領域３ａ，３ｂおよび、Ｎ型領域４ａ，４ｂが設けられている。 - 特許庁

A first n-type conductive region 2 and a second n-type conductive region 3 are formed on a p-type semiconductor substrate 1.例文帳に追加

Ｐ型の半導体基板１に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。 - 特許庁

Then, n type impurity and p type impurity are selectively injected into the upper face of the n^- type buffer layer.例文帳に追加

次に、ｎ^−型バッファー層の上面にｎ型不純物及びｐ型不純物を選択的に注入する。 - 特許庁

On an n-type GaN substrate 10, an n-type AlGaN clad layer 14, an undoped active layer 16, a p-type AlGaN electron barrier layer 18, a p-type AlGaN clad layer 20, and a p-type GaN contact layer 22 are formed in order.例文帳に追加

ｎ型ＧａＮ基板１０上に、ｎ型ＡｌＧａＮクラッド層１４、アンドープの活性層１６、ｐ型ＡｌＧａＮ電子障壁層１８、ｐ型ＡｌＧａＮクラッド層２０及びｐ型ＧａＮコンタクト層２２が順番に形成されている。 - 特許庁

Area occupancy of the P+ type contact layer 17 to the N+ type source layer 18 can be enlarged compared to a conventional case for forming the P+ type contact layer 17 in the P type base layer 13 just below the bottom face of the N+ type source layer 18.例文帳に追加

また、Ｎ＋型ソース層１８の底面の直下のＰ型ベース層１３内にＰ＋型コンタクト層１７を形成するため、従来に比して、Ｐ＋型コンタクト層１７のＮ＋ソース層１８に対する面積占有率を大きくできる。 - 特許庁

The solid state image sensor 10 has such a structure as a P type semiconductor layer 1, an N type semiconductor layer 2, a P type semiconductor layer 3, and an N type semiconductor layer 4 are laid sequentially in layers from the surface of a P type semiconductor substrate 5 toward the inside thereof.例文帳に追加

固体撮像素子１０は、Ｐ型半導体基板５の表面からその内部に向かって、Ｐ型半導体層１、Ｎ型半導体層２、Ｐ型半導体層３、Ｎ型半導体層４がこの順に重層された構造となっている。 - 特許庁

A parasitic pnp transistor is arranged where p-type emitters 27 and 28 are formed in the n-type well 12 at a position near the ends of the p-type well 13, the n-type well 12 is set to be a base, and the p-type well 13 to be the collector and the base is connected to the Vdd terminal 3.例文帳に追加

ｐ型ウェル１３の端部に近い位置でｎ型ウェル１２内にｐ型エミッタ２７，２８が形成され、ｎ型ウェル１２をベース、ｐ型ウェル１３をコレクタとし、ベースがＶｄｄ端子３に接続された寄生ｐｎｐトランジスタが設けられる。 - 特許庁

The amplifying element is provided with: the J-FET which has a p-type semiconductor layer 12 laminated on a grounded p-type semiconductor substrate 11 and also has an n-type channel region 22 in the p-type semiconductor layer 12; and the bipolar transistor which has an n-type collector region 33b.例文帳に追加

接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。 - 特許庁

An n type cladding layer 21, an active layer 22, a p type cladding layer 23, a p-side contact layer 24, and a p-side electrode 30 are laminated on a first surface 11 of a substrate 10 in this order.例文帳に追加

基板１０の第１面１１に、ｎ型クラッド層２１，活性層２２，ｐ型クラッド層２３，ｐ側コンタクト層２４およびｐ側電極３０をこの順に積層する。 - 特許庁

A reversely conductive (P-type) P+W layer 4 is formed the surface of an n-type epitaxial layer 2, and the DMOS transistor 70 is formed in the (P+W) layer 4.例文帳に追加

Ｎ型のエピタキシャル層２の表面に逆導電型（Ｐ型）のＰ＋Ｗ層４を形成し、当該Ｐ＋Ｗ層４内にＤＭＯＳトランジスタ７０を形成する。 - 特許庁

Therefore, the P-type contact layer 43 can be enlarged in area, and a contact surface between the P-type contact layer 43 and the P-side electrode 70 can be enlarged in area.例文帳に追加

よって、ｐ型コンタクト層４３の面積を広くすることができ、ｐ型コンタクト層４３とｐ側電極７０との接触面積を広くすることができる。 - 特許庁

A p-side electrode 4 penetrates the n-type semiconductor layer 21 positioned on the side of the support layer 1 from the side of the support layer 1, and a tip thereof reaches the p-type semiconductor layer 23.例文帳に追加

p側電極４は、支持層１側に位置するｎ型半導体層２１を、支持層１の側から貫通し、先端がｐ型半導体層２３に達している。 - 特許庁

The p-side electrode contacts a part of the p-type semiconductor layer on a first main surface of the p-type semiconductor layer, which is opposite to the light-emitting layer.例文帳に追加

前記ｐ側電極は、前記ｐ型半導体層の前記発光層とは反対の側の第１主面において、前記ｐ型半導体層の一部に接する。 - 特許庁

The semiconductor element includes a p-type semiconductor layer 103, by using a material of zinc oxide and a p-side electrode 105 formed on the p-type semiconductor layer 103.例文帳に追加

半導体素子は、酸化亜鉛系材料を用いたｐ型半導体層１０３と、ｐ型半導体層１０３上に形成されたｐ側電極１０５とを備える。 - 特許庁

To prevent increase in the resistance in the neighborhood of a re-grown interface, when regrowing a p-type semiconductor layer that includes P and with a p-type semiconductor device as a base.例文帳に追加

Ｐを含むおよびｐ型の半導体装置を下地としてｐ型の半導体層を再成長する際に、再成長界面付近の抵抗値の増大を防止する。 - 特許庁

To provide a method of manufacturing a p-type nitride semiconductor for manufacturing the p-type nitride semiconductor with low resistance, and to provide a nitride semiconductor device containing the p-type nitride semiconductor, which was manufactured by using the manufacturing method of the p-type nitride semiconductor.例文帳に追加

低抵抗のｐ型窒化物半導体を製造することができるｐ型窒化物半導体の製造方法およびそのｐ型窒化物半導体の製造方法を用いて製造されたｐ型窒化物半導体を含む窒化物半導体装置を提供する。 - 特許庁

Since a p-type base layer 3 is formed by diffusion on the entire surface of an element portion above a p-type epitaxial layer becoming a p-type pillar layer and then it is divided when a trench 5' is formed and left on the p-type pillar layer 2, diffusion hardly take place in the lateral direction.例文帳に追加

ｐ型ベース層３は、ｐ型ピラー層となるｐ型エピタキシャル層上の素子部全面に拡散により形成させ、その後トレンチ５’の形成時に分断されてｐ型ピラー層２の上に残った層として形成されるため、横方向に殆ど拡散されない。 - 特許庁

A ridge stripe 150 is constituted by: a p-type GaAs top cap layer 111 of a ridge stripe shape; a p-type Al_yGa_1-yAs cap etching stop layer 110; a p-type GaAs bottom cap layer 109; and a p-type Al_xGa_1-xAs second cladding layer 108.例文帳に追加

リッジストライプ形状のｐ型ＧａＡｓ上キャップ層１１１、ｐ型Ａｌ_ｙＧａ_１−ｙＡｓキャップエッチングストップ層１１０、ｐ型ＧａＡｓ下キャップ層１０９及びｐ型Ａｌ_ｘＧａ_１−ｘＡｓ第２クラッド層１０８でリッジストライプ１５０を構成する。 - 特許庁

According to one embodiment, an insulated gate type bipolar transistor of reverse conducting type comprises: a second base layer of type N; a buffer layer of type N; a first collector layer of type N; a second collector layer of type P; a third collector layer of type P; and a collector electrode.例文帳に追加

一つの実施形態によれば、逆通電型の絶縁ゲート型バイポーラトランジスタは、Ｎ型の第二のベース層と、Ｎ型のバッファ層、Ｎ型の第一のコレクタ層、Ｐ型の第二のコレクタ層、Ｐ型の第三のコレクタ層、及びコレクタ電極が設けられる。 - 特許庁