「programmable memory」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

When there is the hot data file 8 in the storage means, the data memory 7 is set with the contents of the hot data file 8 by a CPU module 10 of the programmable controller 2 after initializing the programmable controller 2.例文帳に追加

そして、前記記憶手段にホットデータファイル８が存在する場合にプログラマブルコントローラ２の初期化工程の後にプログラマブルコントローラ２のＣＰＵモジュール１０によってホットデータファイル８の内容でデータメモリ７をセットアップする。 - 特許庁

A programmable circuit receives configuration data from an external source, stores the firmware into a memory, and then downloads the firmware from the memory, thereby eliminating the need for manually reprogramming the configuration memory such as a computing machine.例文帳に追加

プログラマブル回路は、外部ソースからコンフィギュレーション・データを受信し、ファームウェアをメモリに記憶してから、そのメモリからそのファームウェアをダウンロードすることで、計算マシン等のコンフィギュレーション・メモリをマニュアルで再プログラムする必要性をなくす。 - 特許庁

To provide a method for predicting and eliminating an OTP (on time programmable) memory of a high write-failure rate, a method for setting a voltage which is optimal for writing on a memory element, and an OTP memory to which the methods are applicable.例文帳に追加

書き込み不良率の高いＯＴＰメモリを予測し排除する方法、またメモリ素子の書き込みに最適な電圧を設定する方法、そしてそれらの方法を適用しうるＯＴＰメモリを提供することを課題とする。 - 特許庁

This nonvolatile memory includes: a phase-change memory cell array which includes a plurality of normal phase-change memory cells and a plurality of pseudo one time programmable (OTP) phase-change memory cells; a write driver which writes data into the normal and pseudo OTP phase-change memory cells of the phase-change memory cell array; and an OTP controller which selectively disables the write driver.例文帳に追加

本発明において、不揮発性メモリは複数のノーマル相変化メモリセルと複数の擬似ワンタイムプログラマブル（ＯＴＰ）相変化メモリセルとを含む相変化メモリセルアレイ、前記相変化メモリセルアレイの前記ノーマルと擬似ＯＴＰ相変化メモリセルにデータを書き込む書き込みドライバ、及び前記書き込みドライバを選択的にディセーブルするＯＴＰ制御器を含む。 - 特許庁

The programmable interface 114 is constituted so that a structural signal to indicate selected address structure is received to a memory controller 110.例文帳に追加

プログラマブル・インターフェース１１４は、選択されたアドレス構成を示す構成信号をメモリコントローラ１１０へ受信するように構成されている。 - 特許庁

To provide a programmable controller capable of realizing a high speed arithmetic operation and power failure storage by using an accessible and relatively inexpensive memory.例文帳に追加

高速演算及び停電記憶を手に入りやすい比較的安価なメモリを使用して実現することができるプログラマブルコントローラを提供する。 - 特許庁

In this practical case, an electrically programmable read/ write memory included in a responder is integrally attached to the package of the consumption article.例文帳に追加

実施形態では、応答器に含まれる電気的にプログラム可能な読み取り／書込みメモリが消耗品の包装に一体に付けられている。 - 特許庁

The programmable controller for operating a machine such as one having a hydraulic system includes a memory that stores a plurality of software function routines.例文帳に追加

油圧システムを有する機械のような機械を動作させるプログラマブル制御装置が複数のソフトウエア機能ルーチンを蓄積するメモリーを含んでいる。 - 特許庁

To provide a method, a system and a computer program for initializing a programmable logic device (PLD), using a direct memory access (DMA).例文帳に追加

直接メモリアクセス（ＤＭＡ）を使用してプログラム可能論理装置（ＰＬＤ）を初期化するための方法、システム及びコンピュータ・プログラムを提供する。 - 特許庁

To provide memory cell structure of a metal (or) programmable ROM, capable of saving energy by improving an integration rate and read-out operation speed.例文帳に追加

集積度及び読出し動作速度を向上させ、省エネルギー性となるメタル（またはビア）プログラマブルＲＯＭのメモリセル構造を提供する。 - 特許庁

There is provided a logic cell state memory 30, That stores information reflecting each state of a plurality of logic cells in the programmable logic circuit.例文帳に追加

プログラマブル論理回路の複数個の論理セルのそれぞれの状態を反映する情報を記憶する論理セル状態メモリ３０を備える。 - 特許庁

The sound processing module 14 includes a programmable interface 18, a mechanical interface unit 20, a digital signal processor 24, a CODEC 28, and a memory element 30.例文帳に追加

また、この方法は、前述の音声信号と選択された音響効果との統合を反映する出力（４０）を生成するステップを含む。 - 特許庁

A nonvolatile memory block 11 consists of an EPROM, etc., and a prescribed programmable area P1 is programmed by an EPROM writer.例文帳に追加

不揮発性メモリブロック１１はＥＰＲＯＭ等からなり、ＥＰＲＯＭライタにより所定のプログラム可能領域Ｐ１にプログラムが施されている。 - 特許庁

The general operation processing circuit can be disabled by the controller circuit while the data are transmitted (i.e., programmed) to the programmable memory.例文帳に追加

前記一般動作処理回路は、データがプログラマブルメモリに伝送される（すなわち、プログラムされる）間、前記コントローラ回路によってディセーブルされうる。 - 特許庁

To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).例文帳に追加

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁

Thus, the second operating system is stored in the AND type flash memory 5 which is programmable but not randomly accessible and becomes easily changeable.例文帳に追加

これにより、第２オペレーティングシステムは、書き込み可能ではあるがランダムアクセスできないＡＮＤ型フラッシュメモリ５に格納され、変更が容易になる。 - 特許庁

To safely transfer data in a programmable circuit (CP) provided with at least one control unit (UC), a read-only memory(ROM1) provided with transfer data, a writable memory(RAM1) and a data bus(DBUS) connected between the read-only memory(ROM1) and the writable memory (RAM1).例文帳に追加

少なくとも１つの制御ユニット（ＵＣ）、転送データを有する読取専用メモリ（ＲＯＭ１）、書込み可能なメモリ（ＲＡＭ１）、および読取専用メモリ（ＲＯＭ１）と書込み可能なメモリ（ＲＡＭ１）間に接続されるデータバス（ＤＢＵＳ）を備えるプログラム可能な回路（ＣＰ）において安全にデータを転送する。 - 特許庁

To provide a data monitoring method for a programmable controller and system therefor capable of collecting and displaying data on a memory for fixed period from a point of time when a certain condition is established at execution intervals of the programmable controller as it is.例文帳に追加

ある条件が成立した時点からの一定期間のメモリ上のデータを、プログラマブルコントローラの実行間隔そのままで収集し表示することができるプログラマブルコントローラのデータモニタ方法及びそのシステムを提供することにある。 - 特許庁

Thus, by reducing the amount of the memory acquired from the programmable controller 8, abnormality, which occurs in the sequence program, can be detected at a high speed and the load to be applied to the programmable controller 8 can be reduced.例文帳に追加

これにより、プログラマブルコントローラ８から取得するメモリの量を軽減することに依り、高速にシーケンスプログラムにて発生した異常を検出できるとともに、プログラマブルコントローラ８に与える負荷を軽減させることが可能となる。 - 特許庁

To provide an error correction circuit of a programmable logic circuit capable of dynamically performing detection, correction and restoration of an error in a configuration memory, with the error concealed, without influencing the programmable logic circuit.例文帳に追加

コンフィギュレーションメモリのエラーの検出から修正、復旧までをプログラマブル論理回路に影響を与えることなくエラーを隠蔽した状態で動的に行うことが可能なプログラマブル論理回路のエラー訂正回路を提供する。 - 特許庁

A ROM 40 of a master data as well as a programmable ROM 30 to be written is made attachably and detachably to a programmable ROM writer 50 through sockets 55, 51, a microprocessor 32 of the programmable ROM 30 reads data from the ROM 40 through a parallel port 33 and writes it in a flash memory 31.例文帳に追加

書込対象のプログラマブルＲＯＭ３０だけでなくマスタデータのＲＯＭ４０もソケット５５，５１を介してプログラマブルＲＯＭライタ５０に対して着脱可能とし、プログラマブルＲＯＭ３０のマイクロプロセッサ３２がパラレルポート３３を介してＲＯＭ４０からデータを読み込んでフラッシュメモリ３１に書き込むようにする。 - 特許庁

The testing device for testing a device to be tested is provided, which includes: a testing board equipped with a programmable circuit and testing the device to be tested by operation of the programmable circuit; and a control board equipped with a configuration memory which stores configuration data for programming a circuit configuration of the programmable circuit.例文帳に追加

被試験デバイスを試験する試験装置であって、プログラマブル回路を搭載し、プログラマブル回路の動作により被試験デバイスを試験する試験ボードと、プログラマブル回路の回路構成をプログラムするためのコンフィギュレーションデータを記憶するコンフィギュレーションメモリを搭載する制御ボードと、を備える試験装置を提供する。 - 特許庁

The RF-ID tag almost comprises: an antenna 1 for transceiving a radio wave; and a software wireless communication means (a programmable RF /IF analog circuit 2, a programmable AD /DA converter 3, a program memory 4, and a programmable digital signal processing section 5) capable of performing a plurality of kinds of signal processes by switching programs.例文帳に追加

ＲＦＩＤタグは、概略、電波の送受信を行うアンテナ１と、プログラムを切り替えることによって複数種類の信号処理を実行可能なソフトウェア無線通信手段（プログラマブルＲＦ／ＩＦアナログ回路２、プログラマブルＡＤ／ＤＡコンバータ３、プログラムメモリ４、プログラマブルディジタル信号処理部５）とを備える。 - 特許庁

The data memory of a data storage part 220 of a programmable controller 200 is associated with each line of each page of the display panel 120 of a display device 100 and a device code to be displayed is stored in each data memory.例文帳に追加

プログラマブルコントローラ２００のデータ記憶部２２０のデータメモリを表示装置１００の表示パネル１２０の各頁の各行に対応づけ、各データメモリに表示すべきデバイスのコードを格納する。 - 特許庁

Each of the plurality of first programmable delay circuits (40) has the output to give an output signal (45) which is supplied to a block control circuit of one memory block of the plurality of memory blocks (17, 18).例文帳に追加

第１の複数のプログラマブル遅延回路（４０）の各々は、複数のメモリ・ブロック（１７，１８）のうちの１つのメモリ・ブロックのブロック制御回路に供給する出力信号（４５）を与える出力を有する。 - 特許庁

To provide a programmable logic controller (PLC) which enables an operator to accurately understand the progress of data transfer processing when transferring a user program from a cassette memory to a memory incorporated in a device.例文帳に追加

ユーザプログラムをカセットメモリから装置内蔵メモリに転送する際に、データ転送処理の進み具合の程度をオペレータに対して明確に理解させることができるようにしたＰＬＣを提供することに - 特許庁

When the memory card 4 is connected to the interface 19 of a programmable display device 1, the index file is generated by an index file generation part 21 from a plurality of the files stored in the memory card 4.例文帳に追加

プログラマブル表示器１のインターフェース１９にメモリカード４が接続された場合、インデックスファイル作成部２１により、メモリカード４に格納されている複数のファイルからインデックスファイルが作成される。 - 特許庁

To provide a semiconductor integrated circuit device incorporating memory BIST being programmable without newly incorporating a memory for BIST instruction and a self-test method for a semiconductor integrated circuit device.例文帳に追加

ＢＩＳＴ命令用メモリを新たに組み込むことなく、プログラマブルなメモリＢＩＳＴを内蔵する半導体集積回路装置、及び半導体集積回路装置の自己テスト方法を提供する。 - 特許庁

This programmable controller 1 is provided with a memory 3 for storing a program and data; a processor 2 for executing the program stored in the memory 3; and a bus selection circuit 4 for switching the on/off of the connection of the bus signal of the memory 3 and the processor 2.例文帳に追加

プログラムおよびデータを格納するメモリ３と、メモリ３に格納されたプログラムを実行するプロセッサ２とを備えたプログラマブルコントローラ１において、メモリ３とプロセッサ２のバス信号の接続のオン／オフを切り替えるバス選択回路４を備える。 - 特許庁

A plurality of partitions 96 to 106 may be formed in a non-volatile re-programmable memory which may act as a primary non-volatile file system for a processor-based system.例文帳に追加

プロセッサ搭載システム用の主不揮発性ファイルシステムとして作用する不揮発性再プログラム可能メモリに複数の区分９６〜１０６が形成される。 - 特許庁

To provide a programmable memory controller technique that supports different command sets, protocols, interfaces, and further novel command sets, protocols, and interfaces.例文帳に追加

異なるコマンドセット、プロトコル、及びインターフェース、並びに将来の新しいコマンドセット、プロトコル、及びインターフェースをサポートするプログラム可能メモリコントローラ技術を提供する。 - 特許庁

The updated operating code and parameters can be reprogrammed into the modulation/demodulation system without replacing the hardware of the modulation/demodulation system, which includes a memory chip re-programmable within a circuit in which the operating code and the parameters are stored.例文帳に追加

更新されたオペレーティングコードやパラメータは、変復調装置のハードウエアの取り替え無しに変復調システムに再プログラムすることができる。 - 特許庁

A PLD (Programmable Logic Device) 41 deletes image data of a range unnecessary to the image processing including the blank region, and deploys the remaining image data to RAM (random access memory) 46.例文帳に追加

ＰＬＤ４１はそのブランク領域を含む、画像処理に不要な範囲の画像データを削除し、残りの部分の画像データをＲＡＭ４６に展開する。 - 特許庁

To provide an electronic system provided with an instruction programmable processor like a digital signal processor provided with a primary program cache memory and an instruction buffer sub system 40.例文帳に追加

１次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム４０を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁

To provide programmable electronic equipment such as a processor having a memory capable of storing a computer program associated with stack base language(for example, Java(R)).例文帳に追加

スタックベース言語（たとえば、Ｊａｖａ）に関連付けられたコンピュータプログラムを格納することができるメモリを有するプロセッサ等のプログラマブル電子装置を得る。 - 特許庁

The controller circuit can transmit the data to the programmable memory without using a RAM or ROM controlled by the general operation processing circuit.例文帳に追加

前記コントローラ回路は、前記一般動作処理回路によって制御されるＲＡＭまたはＲＯＭを使用せずに前記プログラマブルメモリにデータを伝送させうる。 - 特許庁

The CPU and programmed memory may be the first CPU programmable to encrypt the entered identifier, through which the identifier passes.例文帳に追加

ＣＰＵおよびプログラムされたメモリは、入力された識別子を暗号化するようプログラム可能な第一のＣＰＵかもしれず、それを通して識別子が送られる。 - 特許庁

To provide a built-in self test controller and a programmable method by which the selection and modification of an algorithm applied to a related memory to be tested are attainable.例文帳に追加

ビルト・イン・セルフ・テスト・コントローラと、関連するテストされるメモリに適用されるアルゴリズムの選択及び変更を可能にするプログラマブルな方法を提供する。 - 特許庁

To provide a programmable device controller and a method thereof that can perform simpler control while reducing the capacity of a memory.例文帳に追加

メモリの容量を低減させて、より簡易な制御を行うことができるプログラマブルデバイス制御装置およびその方法を提供することを目的とする。 - 特許庁

To provide a programmable controller including a system for retrieving script data from an external memory medium, and for analyzing and executing the script.例文帳に追加

外部記憶媒体からスクリプトデータを読み出し、スクリプトの解析、および実行を行う仕組みをプログラマブルコントローラ内に設けたプログラマブルコントローラを提供する。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

A voltage-dividing circuit 15 including a series-connected circuit of resistances R1 and R2 is provided between a drain of an FET (Field Effect Transistor)(T1) and an EEPROM (Electrically Erasable Programmable Read-only Memory) 12.例文帳に追加

ＦＥＴ（Ｔ１）のドレインと、ＥＥＰＲＯＭ１２との間に、抵抗Ｒ１，Ｒ２の直列接続回路を含む分圧回路１５を設ける。 - 特許庁

A programmable controller means A is provided with: a memory 11 for storing a sequence program described in the ladder language; and a CPU 7 for executing the sequence program.例文帳に追加

プログラマブルコントローラ手段Ａは、ラダー言語記述のシーケンスプログラムが格納されるメモリ１１と、そのシーケンスプログラムを実行するＣＰＵ７とを有する。 - 特許庁

Corresponding to a trigger from the programmable timer 21, the DMA channel 2c executes the transfer of data by directly accessing a memory without interposing operation in the CPU.例文帳に追加

ＤＭＡチャンネル２ｃは、プログラマブルタイマー２１からのトリガーに応じてＣＰＵでの演算を介在させずに直接メモリにアクセスしてデータの転送を実行する。 - 特許庁

Output data stored in the memory 20 are inputted into another circuit module comprised in the programmable logic circuit 10 through the data bus 30.例文帳に追加

また、メモリ２０に格納された前記出力データ３０をデータバス３０を介してプログラマブル論理回路２０に構成された別の回路モジュールに入力する。 - 特許庁