「programmable memory」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.例文帳に追加

メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁

To provide a network system facilitating access of a programmable display (PT) to an arbitrary memory area of PLCs by simplifying a network configuration including the PT and PLCs and accelerating data transmission/ reception.例文帳に追加

プログラマブル表示器（ＰＴ）とＰＬＣを含むネットワーク構成の簡略化，データ送受の高速化を図り、ＰＴがＰＬＣの任意のメモリ領域に対してアクセスすることを簡単に行えるネットワークシステムを提供すること - 特許庁

By using a material capable of sufficiently reducing an OFF-state current of a transistor such as an oxide semiconductor material that is a wide bandgap semiconductor for a transistor of a memory part of a programmable switch, the transistor is configured.例文帳に追加

プログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。 - 特許庁

In starting the programmable display 2, a collation part 212 collates each of IDs sent from server computers including a download file server (DFS) 3 with an ID (computer identification data) stored in a data memory 22.例文帳に追加

プログラマブル表示器２の起動時、照合部２１２は、ダウンロードファイルサーバ（ＤＦＳ）３を含む各サーバコンピュータから送信されてきたＩＤをそれぞれデータメモリ２２に格納されているＩＤ（コンピュータ特定データ）と照合する。 - 特許庁

Also, on the basis of allotment information stored in a memory, a programmable display allotting circuit 10 allots each bit in the LCD display register 8 and each display segment on a seven-segment type LCD panel 30 as desired.例文帳に追加

また、メモリに格納された割付け情報をもとに、プログラマブル表示割付回路１０によって、ＬＣＤ表示レジスタ８の各ビットと、７セグメント・タイプのＬＣＤパネル３０上の各表示セグメントとを任意に割り付ける。 - 特許庁

To achieve high speed access and power saving by reducing the capacity of an RAM for storing a program to correspond to a plurality of types of flash memories by making programmable the processing of an interface unit to a flash memory.例文帳に追加

フラッシュメモリに対するインターフェイス部の処理をプログラマブルにすることで、複数種のフラッシュメモリに対応可能にする際、プログラム格納用ＲＡＭの容量を削減し、更に高速アクセスおよび省電力を実現する。 - 特許庁

To accurately detect a voltage drop of a battery before the battery becomes completely exhausted and urge a user to replace the battery, so as not to cause a battery backup operation for a programmable controller memory to be interrupted due to battery exhaustion.例文帳に追加

電池が完全に消耗する前に電池の電圧低下を的確に検出して、ユーザに電池の交換を促し、プログラマブルコントローラ用メモリのバッテリバックアップ動作が電池の消耗によって途切れないようにする。 - 特許庁

To readily display more moving images simultaneously, while suppressing the use of an internal memory of a programmable display device 13 and to easily perform the change control operation of a display state.例文帳に追加

プログラム式の表示装置１３における内部メモリの使用を可及的に抑制しながら、同時により多数の動画像表示を簡易に実現でき、更に表示状態の変更制御動作が容易に行える様にする。 - 特許庁

Information about a driver 105 required for starting each of application programs AP1, AP2, etc. and another driver 105 required for starting each driver 105 are previously stored as AP information in an EEPROM (Electrically Erasable Programmable Read Only Memory) of an ECU (Electronic Control Unit) 1.例文帳に追加

各アプリケーションプログラムＡＰ１、２…の起動に必要なドライバ１０５、及び各ドライバ１０５の起動に必要な他のドライバ１０５についての情報をＡＰ情報として予めＥＣＵ１のＥＥＰＲＯＭに記憶しておく。 - 特許庁

The statuses of an over-voltage, over-currents and over-temperature in the PWM control unit are acquired, and those statuses are transmitted to the programmable memory integrated circuit, so that a protection circuit in the PWM control unit can be protected.例文帳に追加

当該ＰＷＭ制御ユニット中の過電圧，過電流及び過温度の状態を取得し、且つこれらの状態を当該プログラマブル・メモリー集積回路へ伝送することにより、ＰＷＭ制御ユニット中の保護回路を保護する。 - 特許庁

Designation information for designating which of the plurality of instruction codes is included in the instruction signal based on the operations of the first and second operation switches SW1, SW2 is stored in the EEPROM (Electronically Erasable and Programmable Read Only Memory) 13b of the mobile device 10.例文帳に追加

また、第１及び第２の操作スイッチＳＷ１，ＳＷ２の操作に基づいて複数の指令コードのうちのいずれを指令信号に含めるかを指定する指定情報を携帯機１０のＥＥＰＲＯＭ１３ｂに記憶させる。 - 特許庁

In this programmable controller, a CPU unit 11 is installed with a memory card 15 storing a DHCP (Dynamic Host Configuration Protocol)/BOOTP (Bootstrap Protocol) table wherein a MAC address of the device based on the industrial Ethernet standard and the IP address set to the device are associated.例文帳に追加

産業用Ｅｔｈｅｒｎｅｔ規格に準拠した機器のＭＡＣアドレスと、その機器に設定するＩＰアドレスを関連づけたＤＨＣＰ／ＢＯＯＴＰテーブルを保存したメモリカード１５をＣＰＵユニット１１に装着する。 - 特許庁

The server part of a host computer for control repeats the successive reading of the registered data of a refresh table, and inquires the state of a device in an address range indicated by each registered data to a programmable logical controller(PLC), and stores it in a cache memory.例文帳に追加

制御用ホストコンピュータのサーバ部は、リフレッシュテーブルの登録データの順次読み出しを繰り返すと共に、各登録データが示すアドレス範囲のデバイスの状態をプログラマブル・ロジック・コントローラ（ＰＬＣ）に問い合わせ、キャッシュメモリに格納する。 - 特許庁

A default value of a signal MDST can be set to a high level or a low level by setting one side and the other side of these programmable elements to a on-state and off-state utilizing a program and the like of a memory element.例文帳に追加

これらプログラム可能な素子１１０，１２０の一方及び他方が、メモリ素子のプログラム等を利用してオン状態、オフ状態に設定されることにより、信号ＭＤＳＴのデフォルト値をハイレベルまたはローレベルに設定できる。 - 特許庁

When complex data I and Q outputted from a reconfigurable circuit 12 are matched with a fixed multiplexing condition in FPGA (field programmable gate array), a multiplexing circuit 241 multiplexes and stores the corresponding data I and Q in a memory 20.例文帳に追加

ＦＰＧＡにおいて、リコンフィギュラブル回路１２から出力される複素データＩとＱとが、一定の多重化条件に合致する場合には、多重化回路２４１は、対応するデータＩとＱを多重化してメモリ２０に格納する。 - 特許庁

When specific signal processing data are not written in EEPROM (Electrically Erasable Programmable Read-Only Memory) 57 in the initial setting of the data, the reference initial data corresponding to ON/OFF states of the initial setting switches S1 and S2 are written in the EEPROM 57.例文帳に追加

データの初期設定時において特定の信号処理データがＥＥＰＲＯＭ５７に書き込まれていない場合、初期設定スイッチＳ１、Ｓ２のＯＮ／ＯＦＦ状態に対応する標準初期データをＥＥＰＲＯＭ５７に書き込む。 - 特許庁

A second memory 23 inside a programmable controller 1 connected with a setting display device 1 is provided with a working area 23a for sequence control and a saving area 23b for storing a screen program or sequence program for rewrite preparation.例文帳に追加

設定表示装置１と接続されるプログラマブルコントローラ１内の第二メモリ２３には、シーケンス制御用実動領域２３ａと画面プログラム又は書替準備用シーケンスプログラムが格納される保存領域２３ｂが設けられる。 - 特許庁

To minimize a memory in a rationality check method differently from a conventional method requiring an enormous memory amount caused by necessity for the same number of controlling registers as receiving register areas for checking consistency of data by combination of associated data in a programmable controller.例文帳に追加

プログラマブルコントローラ内で関連データとの組み合わせによりデータの整合性をチェックするには、従来方法では受信用のレジスタ領域と制御用のレジスタが同数必要となってくるためメモリー量が膨大になったのを、本発明の合理性チェック方法によればメモリーを最小化することができる。 - 特許庁

A programmable sequence controller 46 in the embedded subsystem specifies a first command by specifying a memory address of the first command in a sequence of the command stored in advance in a memory by using independence, and programs one or more of registers of a module for executing the requested function in the embedded subsystem.例文帳に追加

組み込みサブシステム内のプログラマーブルシーケンスコントローラーは前記単独を用いてメモリーに予め記憶された命令のシーケンスにおける第１の命令のメモリーアドレスを特定することにより第１の命令を特定し、組み込みサブシステムにおいて要求された機能を実行するモジュールの１つ以上のレジスターをプログラムする。 - 特許庁

This image processor comprises a memory for storing at least an image, a plurality of programmable first processors capable of performing image processing for every partial area of the image, and a second processor for reading the image from the memory and performing a specified image processing by the pipeline processing by physical alignment of computing units.例文帳に追加

少なくとも画像を格納するメモリと、前記画像の部分領域ごとに画像処理を行うことができる複数のプログラマブルな第一のプロセッサと、前記画像を該メモリから読み出し、演算器の物理的な並びによるパイプライン処理によって特定の画像処理を行う第二のプロセッサをもたせた画像処理装置とする。 - 特許庁

In the programmable controller with a slave unit 12 provided with a shared memory 13 for giving and receiving data, the shared memory 13 is provided with an input-output processing counter storage area 105 for writing a counter value, the counter value is updated each time the slave unit sends a reply, and the CPU unit confirms the update of the counter value.例文帳に追加

スレーブユニット１２がデータ授受のための共有メモリ１３を備えたプログラマブルコントローラにおいて、共有メモリ１３にカウンタ値を書き込む入出力処理カウンタ格納エリア１０５を備え、スレーブユニットが返信する毎に前記カウンタ値を更新し、前記ＣＰＵユニットが前記カウンタ値の更新を確認する。 - 特許庁

A timer to stop timing by the occurrence of an abnormality in each of sequence program or an abnormality detection logic for turning on a memory in the case of abnormal end is prepared by an abnormality logic preparing part 15, and an abnormality is detected by acquiring only the state of such a timer or memory from a programmable controller 8.例文帳に追加

各シーケンスプログラムに異常が発生することでタイムアップするタイマ、または、異常終了した場合にメモリをＯＮする異常検出ロジックを異常検出ロジック作成部１５により予め作成しておき、このタイマまたはメモリの状態のみをプログラマブルコントローラ８から取得することで異常検出を行うようにする。 - 特許庁

The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR.例文帳に追加

第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。 - 特許庁

Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.例文帳に追加

プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁

To obtain a signal processor in small circuit scale by storing a program for digital signal processor(DSP) and a program for programmable logic device(PLD) in one program memory concerning the signal processor composed of a DSP and a PLD.例文帳に追加

本発明はＤＳＰおよびＰＬＤからなる信号処理装置に関し、ＤＳＰ用のプログラムとＰＬＤ用のプログラムを１つのプログラムメモリに格納することにより、回路規模の小さな信号処理装置を実現することを目的とする。 - 特許庁

The processor (104) accesses user-programmable parameters stored in the memory (108) that define conditions for automatically disabling and also enabling commands to be issued from the manual input device (120, 122).例文帳に追加

プロセッサ（１０４）はメモリ（１０８）に記録された、使用者がプログラム可能であり手動入力装置（１２０、１２２）により要求される、自動的に機能抑止化しそして使用可能にする命令についての条件を規定する限定要素にアクセスする。 - 特許庁

The programmable logic IC 31 switches a set of programs to be read, on the other hand, in accordance with displaying a television broadcast, a desktop picture from a computer or image data from a memory card 15 on the display 13.例文帳に追加

一方、プログラマブルロジックＩＣ３１は、ディスプレイ１３がテレビジョン放送を表示するか、コンピュータからのデスクトップ画面を表示するか、あるいは、メモリカード１５からの画像データを表示するかに応じて、プログラムセットのいずれを読み込むかを切り換える。 - 特許庁

A control unit 24 of a programmable display equipment 12 displays an operation screen including a component graphic which indicates status of a device 2a based on screen data of a memory 23, receives operation to the component graphic, and specifies operation at the reception of the operation.例文帳に追加

プログラマブル表示器１２の制御部２４は、メモリ２３の画面データに基づいて、デバイス２ａの状態を示す部品図形が含まれた操作画面を表示すると共に、当該部品図形への操作を受け付け、操作受け付け時の動作を特定している。 - 特許庁

Each programmable cell 11 has a memory, in which a plurality of pieces of constitutional information are written and internally outputs one of the constitutional information in accordance with control information inputted from the wiring of the network 14 via a control section 18.例文帳に追加

プログラマブルセル１１は、複数の構成情報が書き込まれるメモリを有し、制御用サブ配線ネットワーク１４の配線から制御部分１８を介して入力される制御情報に従って、いずれかの構成情報を内部出力する。 - 特許庁

Then a status signal from a low-order processor is received and a DMA controller having a large capacity of transfer data memory executes the compression and development of transfer data, a programmable load distribution and the load distribution in accordance with the working situation of the low-order processor.例文帳に追加

そこでは、下位プロセッサからのｓｔａｔｕｓ信号を受け、大容量の転送データ用メモリを持つＤＭＡコントローラによって、転送データの圧縮・展開、プログラマブルな負荷分散、下位のプロセッサの稼働状況に応じた負荷分散が行われる。 - 特許庁

The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signal processor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions.例文帳に追加

映像伝送ユニット２００−１内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。 - 特許庁

At the time of initialization, configuration data prepared for all areas of the configuration memory (RAM) 153 built in the field programmable gate array(FPGA) 150 and previously stored in a file storage device 140 are downloaded to the RAM 153 through a system memory 120 and then only configuration data necessary for data processing are downloaded to a part of the RAM 143.例文帳に追加

初期化時に、ファイル記憶装置１４０に予め格納されているフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）１５０内のコンフィグレーション用メモリ（ＲＡＭ）１５３全領域分のコンフィグレーション・データを、システムメモリ１２０を介してＲＡＭ１５３にダウンロードし、その後、データ処理に必要なコンフィグレーション・データのみをＲＡＭ１５３の一部にダウンロードする。 - 特許庁

To provide an electrically erasable and programmable nitride containing read only memory (NROM) cell for preventing the deterioration and stop of a cell function, even when the number of erasing and programming cycles is large, and to provide a method for erasing the programmed NROM cell.例文帳に追加

電気的に消去可能で、かつプログマム可能な窒化物含有の読み取り専用メモリ（ＮＲＯＭ）において、消去およびプログラミングサイクル数が多くなっても、セル機能の低下、停止がＮＲＯＭとプログラミングされたＮＲＯＭセルを消去する方法の提供。 - 特許庁

When the contents (bit or word) at the address corresponding to the group address in an internal memory of a PLC 3 change in displaying the screen including the grouped objects, the programmable display unit 2 changes the display state of each of the grouped objects all at once.例文帳に追加

プログラマブル表示器２は、グループ化されたオブジェクトを含む画面を表示するとき、ＰＬＣ３の内部メモリにおけるグループアドレスに該当するアドレスの内容（ビットやワード）が変化すると、それに応じて、グループ化された各オブジェクトの表示状態を一斉に変化させる。 - 特許庁

By using a material capable of sufficiently reducing an OFF-state current of a transistor such as an oxide semiconductor material that is a wide bandgap semiconductor for a transistor of a memory part of a programmable switch for controlling wiring connections among individual logic blocks, the transistor is configured.例文帳に追加

各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。 - 特許庁

A programmable logic circuit apparatus is provided with a circuit information storage means 102 separate from a configuration memory, and a circuit information editing means 103 for generating the circuit information of a designated circuit by using the circuit information stored in the storage means 102.例文帳に追加

プログラマブル論理回路装置に、コンフィギュレーションメモリとは別の回路情報記憶手段１０２と、この記憶手段１０２に記憶された回路情報を用いて、指定された回路の回路情報を生成する回路情報編集手段１０３とを設ける。 - 特許庁

The DC unit 33 determines a time for starting the printing operations, in accordance with a printing starting moving distance and acceleration region driving current value data stored in a programmable read-only memory (PROM) 34, so that a printing operation starting position can be executed in an acceleration region of the CR motor 17.例文帳に追加

ＤＣユニット３３は、印字動作開始位置がＣＲモータ１７の加速領域で実行されるように、印字開始移動距離とＰＲＯＭ３４に記憶された加速領域駆動電流値データに基づいて印字動作を開始する時刻を決定する。 - 特許庁

To solve the problems that a configuration flash ROM (Read Only Memory) is used for configuring an FPGA (Field Programmable Gate Array), wherein it takes a long time for configuration because start-up time of the flash ROM is long and consequently it takes a log time to start the FPGA.例文帳に追加

ＦＰＧＡをコンフィギュレーションする際に、コンフィギュレーション専用フラッシュＲＯＭを用いていたが、このフラッシュＲＯＭの起動時間が長いのでコンフィギュレーションに時間がかかり、ＦＰＧＡが起動するまでの時間が長くなってしまうという課題を解決する。 - 特許庁

A nonvolatile memory cell is programmable to one of the first to the fourth threshold voltage states, and the first, second, third and fourth threshold voltage states correspond to four different data values defined by the first and second bits.例文帳に追加

不揮発性メモリセルは第１ないし第４スレショルド電圧状態のいずれか一つの状態にプログラム可能であり、第１、第２、第３および第４スレショルド電圧状態は、第１および第２ビットによって定義される四つの相違したデータ値に対応する。 - 特許庁

The information of plural bits is independently produced in accordance with the variation of logical threshold voltages of the discrimination circuit elements, and do not need an addition or change of a manufacturing process to be necessary when newly using a programmable memory device since it is unnecessary to the information.例文帳に追加

前記複数ビットの情報は識別回路要素の論理閾値電圧のばらつきに従って自立的に生成され、外部からの番号設定を要しないから、プログラム可能な記憶素子を新たに用いる時に必要な製造工程の追加や変更を要しない。 - 特許庁

In measuring the diameter of the tree, the selection information of the kind of tree output from an operation section 4 and the measuring information of a tape 2 read by a bar code reader 3 are associated with each other by a CPU (Central Processing Unit), and stored as a data list in an EEPROM (Electrically Erasable Programmable Read-Only Memory).例文帳に追加

樹木の直径を測定する場合であって、操作部４から出力された樹木の種類の選択情報と、バーコードリーダ３により読み出されたテープ２の測定情報とを、ＣＰＵにより関連付けてデータリストとしてＥＥＰＲＯＭに保存する。 - 特許庁

For example, the controller 107 controls the time sharing switch 101, the button telephone interface 102 and the TRK 104 according to programs stored in a memory 108 or based on various configuration data stored in the memory 108 and programmable key information, and communication with a computer 30 through an interface 105.例文帳に追加

制御部１０７は、例えば、メモリ１０８に格納されたプログラムにより、また、メモリ１０８に格納された各種設定データやプログラマブルキーのキー情報などの情報に基づき、時分割スイッチ１０１、ボタン電話機インタフェース１０２、ＴＲＫ１０４などの制御を行うとともに、インタフェース１０５を介してコンピュータ３０との通信についての制御等各種制御を行う。 - 特許庁

For data erase from an electrically erasable and programmable non-volatile memory cell, the following operations are performed: (1) an erase operation to apply an erase pulse voltage to a memory cell for data erase; (2) an erase verify operation to verify whether data erase is completed; and (3) a step-up operation to increase the erase pulse voltage by a certain step-up voltage if data erase is not completed.例文帳に追加

電気的書き換え可能な不揮発性メモリセルのデータ消去のため、（１）メモリセルに対し消去パルス電圧を印加する消去動作、（２）データ消去が完了したか否かを確認する消去ベリファイ動作、及び（３）データ消去が完了しなかった場合に消去パルス電圧を所定のステップアップ電圧の分だけ上昇させるステップアップ動作が繰り返される。 - 特許庁

On the basis of program stored in a memory 108, various kinds of setting data stored in the memory 108 or information, such as key information of programmable keys, the control part 107 controls the key telephone set interface 102 and the TRK 104 or the like and performs various kinds of control such as control on communication with a computer 30 via an interface 105.例文帳に追加

制御部１０７は、例えば、メモリ１０８に格納されたプログラムにより、また、メモリ１０８に格納された各種設定データやプログラマブルキーのキー情報などの情報に基づき、時分割スイッチ１０１、ボタン電話機インタフェース１０２、ＴＲＫ１０４などの制御を行うとともに、インタフェース１０５を介してコンピュータ３０との通信についての制御等各種制御を行う。 - 特許庁

This nonvolatile memory device realizes a logic switch that uses a nonvolatile resistive storage element in which a resistance state changes according to a current value or a programmable register that uses the nonvolatile resistive storage element to be able to adjust redundancy and a reference level in a software manner.例文帳に追加

本発明に係る不揮発性メモリ装置は、電流値に従い抵抗状態が変化する不揮発性抵抗記憶素子を利用したロジックスイッチ、又は不揮発性抵抗記憶素子を利用したプログラマブルレジスタを実現してソフトウェア的にリダンダンシー及びレファレンスレベルを調整することができるようになる。 - 特許庁