「reverse-bias」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

These are electro-absorption modulators provided with a semiconductor layer having electrically controllable absorptivity, and the material composition of the semiconductor layer is selected so that the semiconductor layer substantially transmits the light traveling in the semiconductor layer when substantially zero or reverse-bias voltage is applied to the whole semiconductor layer at an operation temperature of the electro-absorption modulator substantially higher than 25°C.例文帳に追加

電気的に制御可能な吸収性を有する半導体層を備えた電気吸収変調器であって、半導体層の材料組成は、２５℃よりも実質的に高い電気吸収変調器の動作温度で、実質的にゼロまたは逆バイアスの電圧が半導体層全体に印加されるときに、該半導体層が該半導体層を伝播する光を実質的に透過するように選択される。 - 特許庁

The anode of the photodiode PD and the gate of the transistor T1 are separated in terms of direct current by the capacitor C1, so a reverse bias voltage of the photodiode PD is set with the resistance value of a resistance R2 connected to the source of the transistor T1 irrelevantly to the gate voltage of the transistor T1.例文帳に追加

フォトダイオードＰＤのアノードとトランジスタＴ１のゲートはコンデンサＣ１により直流的に分離されているため、フォトダイオードＰＤの逆バイアス電圧は、トランジスタＴ１のゲート電圧に関わらず、トランジスタＴ１のソースに接続した抵抗Ｒ２の抵抗値により設定される。 - 特許庁

This optical receiver is provided with an APD 1, a light input power control system to the APD consisting of a photoelectric level monitor 5, a mirror control unit 7 and a reflection variable mirror 6, and a high voltage reverse bias control system to the APD consisting of a high voltage power source 3 and a high voltage power source control unit 4.例文帳に追加

本発明の光受信器においては、ＡＰＤ１と、光電流レベルモニタ５とミラー制御部７と反射可変ミラー６とで構成されるＡＰＤへの光入力パワー制御系と、高電圧電源３と高電圧電源制御部４から構成されるＡＰＤへの高電圧逆バイアス制御系を備える。 - 特許庁

The pseudo inductance circuit comprises a circuit including a transistor Q1, two resistors R1 and R3 for determining its fixed bias condition and a capacitor C1 connected in parallel to the resistor R2, a circuit including a diode D1 for preventing a reverse current to the transistor Q1, and these two circuits are connected inversely to each other.例文帳に追加

トランジスタＱ１、その固定バイアス条件を決定するための２つの抵抗Ｒ１およびＲ２、ならびに抵抗Ｒ２に並列接続されたコンデンサＣ１を備える回路と、トランジスタＱ１への逆電流の防止のためのダイオードＤ１とを備える回路ならびに同様の回路を備え、該２回路を互いに逆向きに接続した。 - 特許庁

To achieve a cost reduction by outputting two biases, which used to be output by using two transformers, from the one transformer in a system, such as a fixing bias, in which the high pressure biases are applied to an insulator (high impedance) and an impedance (finite) and the biases to be applied are positive and negative, reverse in polarity.例文帳に追加

定着バイアスのように、絶縁体（高インピーダンス）とインピーダンス（有限）に高圧バイアスを印加し、かつ印加するバイアスが正負と極性が逆である系において、通常２つのトランスを用いて出力させていた２つのバイアスを、一つのトランスより出力させることで、コストダウンを図る。 - 特許庁

To provide a semiconductor light receiving element in which carriers excited to the level of crystal defect in the heterointerface of lattice mismatch are not trapped but can migrate smoothly and can respond quickly, a recombination current caused by the level of crystal defect, i.e.,, a dark current in applying a reverse bias voltage, is reduced and noise of the element is suppressed.例文帳に追加

格子不整合のヘテロ界面での結晶欠陥による準位に励起されたキャリアがトラップされることなく、円滑に移動ができて高速応答ができ、結晶欠陥による準位に起因する再結合電流、すなわち逆バイアス電圧を印加したときの暗電流を低減させ、素子の雑音を抑えた半導体受光素子を提供する。 - 特許庁

Since an electric field directing from a cathode electrode 2 to an anode electrode 3 is generated by impressing a reverse bias voltage between the cathode electrode 2 and the anode electrode 3 of a carbon fiber orientation unit 1, the carbon fiber 9 in the cathode electrode 2 receives a force from the electric field, and is aligned to the direction towards the anode electrode 3 in a state of forming a bundle structure.例文帳に追加

カーボン繊維配向装置１のカソード電極２とアノード電極３の間に逆バイアス電圧を印加すると、カソード電極２からアノード電極３に向かう電界が発生するので、カソード電極２中のカーボン繊維９は、この電界から力を受けて、バンドル構造を形成した状態でアノード電極３に向かう方向に揃う。 - 特許庁

The bridge rectifier circuit 10 is arranged so that a first predetermined number of Zener diodes 13, 14, 15, 16 are biased in a forward bias direction, and thus operates as normal diodes with a low voltage drop, whereas a second predetermined number of Zener diodes 11, 12 are biased in a reverse or powering direction, thus powers respective optical amplifiers.例文帳に追加

ブリッジ整流器回路１０は、第１の所定数のツェナーダイオード１３、１４、１５、１６が、順バイアス方向にバイアスされ、それによって低い電圧降下をもつ普通のダイオードとして動作し、一方、第２の所定数のツェナーダイオード１１、１２が、逆方向、すなわち電力を供給する方向にバイアスされ、それによってそれぞれの光増幅器に電力を供給するように構成される。 - 特許庁

A mask generation part 61 generates a pulse noise mask signal for indicating the generation time of pulse noise by acquiring an exclusive OR of a reverse bias pulse impression timing signal s20 and its delay signal while a pulse noise elimination circuit 62 eliminates the pulse noise by acquiring an OR of an output current signal s6 and the mask signal.例文帳に追加

マスク生成部６１は、逆バイアスパルス印加タイミング信号ｓ２０とその遅延信号との排他的論和をとることでパルスノイズの発生タイミングを示すパルスノイズマスク信号を生成し、パルスノイズ除去回路６２は出力電流信号ｓ６とパルスノイズマスク信号との論理和をとることでパルスノイズを除去する。 - 特許庁

A first conductive member 8 contacting with the reverse surface of a sheet of paper S1 is installed between a sheet feeding means 10 and separating means 7 while a second conductive member 12 is installed upstream of the feeding means 10 about the sheet transporting direction, and a bias voltage is impressed on these conductive members 8 and 12 so as to remove the static electricity generated on the sheet.例文帳に追加

給送手段１０と分離手段７との間にシートＳ１の裏面に接する第１導電性部材８を、給送手段１０のシート搬送方向上流側に第２導電性部材１２をそれぞれ設けると共に、これら第１及び第２導電性部材８，１２にバイアス電圧を印加してシートに発生した静電気を除去する。 - 特許庁

At the time of impressing a reverse bias voltage to the super lattice semiconductor light emitting element, carriers are injected by making incident excitation lights, and electrons are moved from the Γ level of the quantum well layer 22 through the X level of the barrier layer 21 to the Γ level of the quantum well layer 22 in the next stage, and the electrons are recombined with holes so as to emit light.例文帳に追加

超格子半導体発光素子に対して逆バイアス電圧を印加したときに、励起光を入射することによりキャリアを注入して、電子を量子井戸層２２のΓ準位から障壁層２１のＸ準位を介して次段の量子井戸層２２のΓ準位に遷移させかつ電子を正孔と再結合させて発光させる。 - 特許庁

A semiconductor device is formed by setting the impurity concentration of a second semiconductor region 101 in such a manner that a breakdown voltage at least in a hetero-junction region except the outer peripheral end portion of the hetero-junction diode becomes the breakdown voltage of the semiconductor device at the time when a predetermined reverse bias is applied to the hetero-junction diode comprising a first semiconductor region 100 and the second semiconductor region 101.例文帳に追加

第一の半導体領域１００と第二の半導体領域１０１とで構成されるヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、少なくともヘテロ接合ダイオードの外周端部以外のヘテロ接合領域での耐圧が半導体装置の耐圧となるように、第二の半導体領域１０１の不純物濃度を設定して構成される。 - 特許庁

The manufacturing method has a voltage application process for sequentially stacking the transparent electrode 3, an insulation layer 3, the organic layer 5 and the back electrode 6 on the glass substrate 2, and thereafter separating a part where at least the back electrode 6 is in contact with the transparent electrode 3 from the transparent electrode 3 by applying a reverse bias voltage between both electrodes 3 and 6 in a nitrogen environment having a predetermined oxygen concentration.例文帳に追加

ガラス基板２上に透明電極３，絶縁層３，有機層５及び背面電極６を順次積層した後、所定の酸素濃度を有する窒素雰囲気中にて、両電極３，６間に所定の逆バイアス電圧を印加することで、少なくとも背面電極６が透明電極３に接触している部分を透明電極３から剥離させる電圧印加工程を有している。 - 特許庁

The power circuit device 2 comprises the first stage regulator circuit part 5 for the first stage DC voltage conversion, the second stage regulator circuit part 6 for the second stage DC voltage conversion, the nth stage regulator circuit part 7 for the nth stage DC voltage conversion for outputting a DC voltage of a predetermined voltage to a load circuit part 3, and protective diodes 8 for circuit protection upon a reverse input-output bias.例文帳に追加

電源回路装置２は、第１段階のＤＣ電圧変換を行う第１段レギュレータ回路部５、第２段階のＤＣ電圧変換を行う第２段レギュレータ回路部６、負荷回路部３に所定電圧のＤＣ電圧を出力するための第Ｎ段階のＤＣ電圧変換を行う第Ｎ段レギュレータ回路部７、入力−出力間が逆バイアスになった場合の回路保護を目的とした保護用ダイオード８を具備している。 - 特許庁

A power amplifier of one embodiment comprises: at least one or more first growth ring gate structure formed in a semiconductor layer to perform power amplification operation; multiple second growth ring gate structures formed in the semiconductor layer to be adjacently positioned to surround the first growth ring gate structure in order to isolate the first structure from the surroundings by forming a depletion region by applying reverse bias when the first structure performs power amplification operation.例文帳に追加

一つの実施形態の電力増幅器には、半導体層に形成され、少なくとも１つ以上から構成され、電力増幅動作する第１のグロースリングゲート構造体と、半導体層に形成され、第１のグロースリングゲート構造体を取り囲むように隣接配置され、第１の構造体が電力増幅動作するときに、逆バイアスが印加されて空乏化領域が形成され、第１の構造体を周囲からアイソレートする複数の第２のグロースリングゲート構造体とが設けられる。 - 特許庁

In the transfer cleaning device cleaning transfer residue toner on the intermediate transfer belt 8 by applying bias of polarity reverse to that of toner onto a conductive brush roll 11, the voltage applied to the conductive brush roll 11 is varied by feeding back the value of the surface potential of the intermediate transfer belt 8 detected by a surface potential detecting means 12 detecting the surface potential of the intermediate transfer belt 8.例文帳に追加

導電性ブラシローラ１１にトナーと逆極性のバイアスを印加して中間転写ベルト８上の転写残トナーをクリーニングする転写クリーニング装置において、前記中間転写ベルト８の表面電位を検知する表面電位検知手段１２によって検知された前記中間転写ベルト８の表面電位の値をフィードバックして前記導電性ブラシローラ１１に印加する電圧を変化させる。 - 特許庁

The image forming apparatus possesses a developing device 4 storing toner where a chromatic color is given and a toner concentration detector 44 to detect the toner concentration after developing an electrostatic image by supplying the electrostatic image formed at a photoreceptor 1 with the toner, and when the toner concentration is detected by the toner concentration detector, developing bias voltage having a polarity reverse to that at a developing time is supplied to the developing device is for specified time.例文帳に追加

この発明の画像形成装置は、有彩色の色が与えられたトナーを収容した現像装置４と、感光体１に形成された静電像にトナーを供給して静電像を現像した後のトナーの濃度を検出するトナー濃度検出装置４４とを有し、トナー濃度検出装置によりトナー濃度を検出する際に、現像装置に、現像時とは極性が逆の現像バイアス電圧を所定時間の間、供給することを特徴とする。 - 特許庁

The manufacturing method of the thin film photoelectric conversion module comprises steps of: forming a plurality photoelectric conversion elements D which are mutually serially-connected on a substrate, and simultaneously performing reverse bias treatment on photoelectric conversion element groups by impressing mutually electrically a plurality of insulated voltages to the photoelectric conversion element groups composed of the plurality of photoelectric conversion elements D, with one or the plurality of photoelectric conversion elements D located therebetween.例文帳に追加

薄膜光電変換モジュールの製造方法は、基板上に互いに直列接続された複数個の光電変換素子Ｄを形成する工程と、１個または複数個の光電変換素子Ｄを各々の間に介して位置する複数個の光電変換素子Ｄからなる光電変換素子群に、互いに電気的に絶縁された複数の電圧をそれぞれ印加することにより、光電変換素子群を同時に逆バイアス処理する工程とを含む。 - 特許庁