「s gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An S/D extension 36 is formed after narrowing a line width of the gate hardmask more than that of the gate electrode.例文帳に追加

ゲートハードマスクの線幅をゲート電極よりも狭くした後、Ｓ／Ｄエクステンション３６を形成する。 - 特許庁

The gate 46 is formed in the gate opening and raised source/drain(S/D) blocks 40 and 42 are formed in the source/drain openings.例文帳に追加

ゲート開口部にゲート４６を形成し、ソース／ドレーン開口部内に隆起ソース／ドレーン（Ｓ／Ｄ）ブロック４０，４２を形成する。 - 特許庁

A capacitor C is laid over between the gate assembly point g leading to each gate and the source assembly point s leading to each source.例文帳に追加

各ゲートへ連なるゲート集合点ｇと各ソースへ連なるソース集合点ｓとの間にコンデンサＣを渡して設ける。 - 特許庁

Then, the molding material injected into the gate 21 and the cavity 23 is solidified to form a molded article S and a gate G.例文帳に追加

そしてゲート２１、キャビティ２３に射出された成形材料が固化して成形品Ｓ、ゲートＧが形成される。 - 特許庁

When she recognized Peter’s voice, she didn’t open the gate for joy, but ran in, and reported that Peter was standing in front of the gate. 例文帳に追加

ペトロの声だと分かると，彼女は喜びのあまり，門を開けもせずに中に駆け込み，ペトロが門の前に立っていると報告した。 - 電網聖書『使徒行伝 12:14』

When the sheet S is pushed by the blade 14, the flexible gate members 20, 22 are displaced, and the nip 16 receives the sheet S.例文帳に追加

シートＳ等がブレード１４により押されると可撓性ゲート部材２０，２２が変位しニップ１６がシートＳ等を受け取れる状態となる。 - 特許庁

Since there is no bottom plate 3 on the under side of each pellet S coming to each hole 20 position, each pellet S is put into the state of being placed on a gate plate 14.例文帳に追加

孔２０の位置に来たペレットＳの下側には底板３がないから、ペレットＳはゲート板１４の上に乗った状態になる。 - 特許庁

It’s the oldest temple in Tokyo, and dates back to the 7th century. Its gate is the famous Kaminari-mon.例文帳に追加

東京で最古のお寺で、起源は7世紀にさかのぼります。その寺の門が、有名な雷門です。 - Weblio英語基本例文集

Source/drain regions S/D are provided on the gate electrode 15 on the substrate 11.例文帳に追加

ゲート電極１５の両側の基板１１にはソース／ドレイン領域Ｓ／Ｄが形成されている。 - 特許庁

To simultaneously attain to the lowering of S/D diffused layer resis tance and the decrease in gate parasitic capacity.例文帳に追加

Ｓ／Ｄ拡散層抵抗の低減とゲート寄生容量の低減を動じ実現する。 - 特許庁

The flow velocity of the molten metal at the outlet 63a of a gate 63 is adjusted into a range of 5 to 15 m/s.例文帳に追加

ゲート６３の出口６３ａでの溶湯の流速は、５ｍ／ｓ〜１５ｍ／ｓの範囲に設定される。 - 特許庁

The inner space of the treatment container 2 comprises a treatment space S in which the semiconductor wafer W is arranged and a gate space G extending between the treatment space S and a gate valve 16 in a view from outside.例文帳に追加

処理容器２の内部空間は、半導体ウェハＷが配置される処理空間Ｓと、外部からみて処理空間Ｓとゲートバルブ１６との間に延在するゲート空間Ｇとを含む。 - 特許庁

The inverter 21 includes i (i is an integer of one or more) PMOS transistor(s) having a gate electrode G1 and j (j is an integer of zero or more) PMOS transistor(s) having a gate electrode G2.例文帳に追加

インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。 - 特許庁

Besides the aforementioned, the inverter 21 includes m (m is an integer of one or more) NMOS transistor(s) having a gate electrode G3 and n (n is an integer of zero or more) NMOS transistor(s) having a gate electrode G4.例文帳に追加

また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。 - 特許庁

When the voltage of a gate line AG_i is changed from a potential c that is lower than the potential (a) to a potential d that is higher than the potential, an accumulation gate G_S is transferred with a prescribed amount of charge from the data line VD_j and accumulates it.例文帳に追加

蓄積ゲートＧ_Sは、ゲート線ＡＧ_iの電圧が、電位ａよりも低い電位ｃから電位よりも高い電位ｄに変化した時に、ＶＤ_jから一定量の電荷を転送されて蓄積する。 - 特許庁

In each of a source side assist gate line (AGS) and a drain side assist gate line (AGD), contacts for supplying voltage (AGS_D, AGS_S, AGD_D, AGD_S) are provided at the drain side and the source side.例文帳に追加

ソース側アシストゲート線（ＡＧＳ）およびドレイン側アシストゲート線（ＡＧＤ）それぞれにおいて、ドレイン側およびソース側に電圧供給用のコンタクト（ＡＧＳ＿Ｄ，ＡＧＳ＿Ｓ，ＡＧＤ＿Ｄ，ＡＧＤ＿Ｓ）を設ける。 - 特許庁

When the voltage of a gate line TG_i is changed from a potential e that is lower than the potential c to a potential f that is higher than the potential c, a transfer gate G_T transfers the accumulated charge to retention volume C_S to make the retention volume retain it.例文帳に追加

転送ゲートＧ_Tは、ゲート線ＴＧ_iの電圧が、電位ｃよりも低い電位ｅから電位ｃよりも高い電位ｆに変化した時に、上記の蓄積電荷を保持容量Ｃ_Sに転送して保持させる。 - 特許庁

A control signal /S(0,0) is applied to a gate of the PMOS TR T13 and an inverse of the control signal /S(0,0) is applied to a gate of the NMOS TR T14.例文帳に追加

ＰＭＯＳトランジスタＴ１３のゲートには制御信号／Ｓ（０，０）が、ＮＭＯＳトランジスタＴ１４のゲートには制御信号／Ｓ（０，０）の反転信号が接続される。 - 特許庁

The depth of a p-base region, between R-S which corresponds to the circular-arc section of the gate electrode 38, is shallower than the depth of a p-base region between Q-R which corresponds to the linear section of the gate electrode 38 in cross-section configurations in cutting-plane lines Q-R-S passing the gate electrode 38.例文帳に追加

ゲート電極３８を通る切断線Ｑ−Ｒ−Ｓにおける断面構成において、ゲート電極３８の弧状部分に対応するＲ−Ｓ間のｐベース領域の深さは、ゲート電極３８の直線状部分に対応するＱ−Ｒ間のｐベース領域の深さよりも浅い。 - 特許庁

Each S/N ratio residual covariance matrix computing means 4 computes a sampling time, an amount of the detection data, and a residual covariance matrix depending on the number of tracks, while a fine gate inside/outside determining means 5 computes a fine gate to determine the detection data and the S/N ratio within the fine gate.例文帳に追加

各Ｓ／Ｎ比残差共分散行列算出手段４は、サンプリング時刻、探知データ数、航跡数に依存する残差共分散行列を算出し、精ゲート内外判定手段５は、精ゲートを算出して、精ゲート内に入っている探知データとＳ／Ｎ比を判定する。 - 特許庁

The ion sensor is comprises an ion responsive field effect transistor (ISFET) 10, having a gate electrode for taking out the back gate photocurrent Ibp generated in between a back gate B and a source S and between the back gate B and the drain D, and photocurrents Isp and Idp generated in the source S or the drain D are corrected by using the back gate photocurrent Ibp.例文帳に追加

バックゲートＢとソースＳとの間、およびバックゲートＢとドレインＤとの間に発生するバックゲート光電流Ｉｂｐを取り出すためのゲート電極Ｇを持つイオン感応性電界効果トタンジスタ（ＩＳＦＥＴ）１０よりなるイオンセンサであって、バックゲート光電流Ｉｂｐを用いて、ソースＳやドレインＤにおいて発生する光電流Ｉｓｐ，Ｉｄｐを補正することを特徴とする。 - 特許庁

A gate electrodes GM are formed on a silicon substrate 1 via a gate insulating film 4, and a source region S and a drain region D are provided between the gate electrodes GM.例文帳に追加

シリコン基板１にゲート絶縁膜４を介してゲート電極ＧＭが形成され、ゲート電極ＧＭの間にソース領域Ｓ、ドレイン領域Ｄが設けられる。 - 特許庁

A sub-gate electrode 152 is formed so as to be isolated from the main gate electrode 151 in the extended direction of the main gate electrode 151, and the source/drain area S/D is formed in the same way.例文帳に追加

主ゲート電極１５１の延長方向に主ゲート電極１５１から離間した副ゲート電極１５２が形成され、同様にソース／ドレイン領域Ｓ／Ｄが形成されている。 - 特許庁

The thin film transistor has a semiconductor thin film PSI and a pair of gate electrodes F-GATE and S-GATE for clamping the semiconductor thin film PSI from above and below through insulating films 1GOX and 2GOX.例文帳に追加

薄膜トランジスタは、半導体薄膜ＰＳＩと、絶縁膜１ＧＯＸ，２ＧＯＸを介して半導体薄膜ＰＳＩを上下から挟む一対のゲート電極Ｆ−ＧＡＴＥ、Ｓ−ＧＡＴＥとを有する。 - 特許庁

The gate oscillator 201 produces an oscillation signal in accordance with a control signal S_ctrl, and arranges an edge of the oscillation signal and an edge of a gate signal SG after receiving the gate signal SG.例文帳に追加

ゲート発振器２０１は、制御信号Ｓ_ｃｔｒｌに従って発振信号を生成し、ゲート信号ＳＧを受信して、発振信号のエッジとゲート信号ＳＧのエッジを配列させる。 - 特許庁

The gate structure is constructed so that at least part of it consists of silicide films 7 and 12, and the gate wiring 5's silicide film 12 has a film thickness thicker than that of the silicide film 7 of the gate electrode 4.例文帳に追加

ゲート構造は少なくとも一部はシリサイド膜７、１２からなり、且つゲート配線５のシリサイド膜１２の膜厚がゲート電極４のシリサイド膜７の膜厚より厚く構成されている。 - 特許庁

When the bag-binding part S is inserted in the guide passage 31 and pressed against the gate 35, the affixed adhesive tape 2 is passed through the gate in a tensile state while the gate 35 is displaced in the retracted positional direction.例文帳に追加

袋束ね部Ｓをガイド通路３１に挿入しゲート３５に対して押し付けると、貼り付いた粘着テープ２を引っ張りながら、ゲート３５を引込位置方向へ変位させて当該ゲートを通過する。 - 特許庁

A start gate, a stop gate and an electric length of the combination are identified, and a time response of only a representative portion of the uniform transmission line wherein the connectivity system is separated from the start gate and the stop gate is selected (1503) and is inversely converted into the s parameter (1504, 1506).例文帳に追加

つぎに該組み合わせの、開始ゲート、停止ゲート、電気長を同定し、開始ゲートと停止ゲートから接続システムを分離した一様伝送線路の代表部分だけの時間応答を選出し（１５０３）、ｓパラメータに逆変換する（１５０４、１５０６）。 - 特許庁

To provide a gate insulating film suitable to an insulated-gate type transistor, which is represented by a TFT, and the forming method of the gate insulating film and to make it possible to ensure the stability and reliability of the characteristics, such as a Vth and a value S, of the TFT using such the gate insulating film.例文帳に追加

ＴＦＴに代表される絶縁ゲート型トランジスタに適したゲート絶縁膜、及びその作製方法を提供し、そのようなゲート絶縁膜を用いＴＦＴのＶthやＳ値などの特性の安定性及び信頼性を確保することを目的とする。 - 特許庁

A light emitting element array chip 1 is configured of switching thyristors S, n light emission inhibition parts D and n gate lateral wires GH which are individually connected to gate electrodes gs of the switching thyristors S and a plurality of light emitting thyristors T wherein the N-th gate gt is connected to any one of the n gate lateral wires GH.例文帳に追加

スイッチ用サイリスタＳと、スイッチ用サイリスタＳのゲート電極ｇｓに個別に接続されるｎ個の発光禁止部Ｄおよびｎ本のゲート横配線ＧＨと、ｎ本のゲート横配線ＧＨのうちのいずれか１つとＮゲートｇｔが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。 - 特許庁

This renovation started in the middle of the eleventh century and ended with reconstruction of the Nandai-mon Gate in the 1160's with many temple buildings in the precincts repaired or renovated. 例文帳に追加

この修造は、11世紀中頃から1160年代の南大門再建まで続き、境内の堂宇の多くが修理修造された。 - Wikipedia日英京都関連文書対訳コーパス

About five million euros (about 840 million yen) were donated for the gate’s restoration and top craftsmen and history experts were called in. 例文帳に追加

この門の復元のために約500万ユーロ(約８億4000万円)が寄付され，一流の職人や歴史専門家が呼ばれた。 - 浜島書店 Catch a Wave

Metal oozing from the gate electrode 5 to the drain electrode 1 side along the interface S can be intercepted by the groove 50.例文帳に追加

ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 - 特許庁

A diffusion layer S/D for use as a source or drain region is formed in the semiconductor substrate 11 corresponding to both sides of the floating gate FG.例文帳に追加

浮遊ゲートＦＧの両側に対応する半導体基板１１内にソース又はドレイン領域としての拡散層Ｓ／Ｄが形成されている。 - 特許庁

Ions are injected into the polysilicon layer adjacent to the gate electrode to form a raised S/D area 30.例文帳に追加

ゲート電極に隣接するポリシリコン層にイオン注入し、隆起したＳ／Ｄ領域３０を形成する。 - 特許庁

A resistor 42 for discharging is connected between the cathode of the Zener diode 58 and the gate of the power switching element S.例文帳に追加

ツェナーダイオード５８のカソード及びパワースイッチング素子Ｓのゲート間には、放電用抵抗体４２が接続されている。 - 特許庁

A source S and a drain D comprising an N type impurity region are provided in the semiconductor region 11 in the vicinity of both sides of the gate electrode 13.例文帳に追加

ゲート電極１３両側近傍の半導体領域１１にＮ型の不純物領域で構成されるソースＳ、ドレインＤ設けられている。 - 特許庁

Source/drain diffusion layers S, D are formed within the supporting board so as to sandwich a channel region under the first part of the gate electrode.例文帳に追加

ソース／ドレイン拡散層Ｓ、Ｄは、ゲート電極の第１部分の下方のチャネル領域を挟むように支持基板内に形成される。 - 特許庁

A high speed address sequencer can generate all address signals for s short time by reducing the number of gate delay.例文帳に追加

ゲート遅延の数を減少することにより、上記高速アドレス・シーケンサは短い時間内で全てのアドレス信号を生成し得る。 - 特許庁

As a result, the values of the gate voltage V_g and source voltage V_s immediately before beginning of the second Vth correction are suppressed low.例文帳に追加

その結果、２回目のＶｔｈ補正を始める直前のゲート電圧Ｖ_ｇおよびソース電圧Ｖ_ｓの値が低く抑えられる。 - 特許庁

In a write period Pwrt, the voltage at the gate G0 is set corresponding to a data voltage Vdata by supplying a data signal S[j] to the electrode E2.例文帳に追加

書込期間Ｐwrtにおいては電極Ｅ2に対するデータ信号Ｓ[j]の供給によってゲートＧ0の電圧がデータ電圧Ｖdataに応じて設定される。 - 特許庁

Plural page buffers P/B are connected to a sense amplifier S/A.0 in a read-out/write-in circuit through a column gate.例文帳に追加

複数個のページバッファＰ／Ｂは、カラムゲートを経由して、読み出し／書き込み回路内のセンスアンプＳ／Ａ・０に接続される。 - 特許庁

The total area S of the region opposed to the gate electrode 74 of the TFT element 7 of each polysilicon layer 71 is 3,000 μm^2 or less.例文帳に追加

各ポリシリコン層７１のうちＴＦＴ素子７のゲート電極７４と対向する領域の合計面積Ｓは３０００μｍ^２以下である。 - 特許庁

Hence, the total surface area and the total perimeter length of gate electrodes of all transistors which were installed in the standard cell S are expanded.例文帳に追加

これにより、スタンダードセルＳ内に備える全てのトランジスタのゲート電極の総表面積や総周辺長が拡大する。 - 特許庁

A gate member 62 is so formed that the length in the direction vertical to the sheet feeding direction is longer than the width of the sheet S.例文帳に追加

ゲート部材６２は、シート搬送方向に対して垂直方向の長さがシートＳの幅よりも長く形成されている。 - 特許庁