「selector gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This level shifter is inserted between a gate line selector 6 and a gate line 3 of the active matrix type display device.例文帳に追加

このレベルシフタをアクティブマトリクス型表示装置のゲート線セレクタ６とゲート線３との間に挿入する。 - 特許庁

A feedback selection selector 4h feeds back output data of a transfer gate 4f connected to the output of the final selector 4e to the top selector 4a.例文帳に追加

フィードバック選択セレクタ４ｈは最終段のセレクタ４ｅの出力に接続の転送ゲート４ｆの出力データを最前段のセレクタ４ａにフィードバックする。 - 特許庁

Then the picture data are outputted to an LSU unit 46 through the gate (a) of a selector 3.例文帳に追加

さらにセレクタ３のゲートａを経て、ＬＳＵユニット４６に出力される。 - 特許庁

FLUID SELECTOR VALVE DEVICE AND EXHAUST GAS CONTROL VALVE EQUIPPED THEREWITH, AND WASTE GATE VALVE例文帳に追加

流体切換弁装置とこれを備えた排気ガス制御バルブ及びウェストゲートバルブ - 特許庁

An automatic ticket gate 1 includes a reader/writer 5, a control unit 7, and a recovery selector 4.例文帳に追加

自動改札機１はリーダライタ５と制御部７と回収セレクタ４とを備える。 - 特許庁

A selector control circuit 12 is connected with the gate terminal of the n-type MOS transistor.例文帳に追加

このｎ型ＭＯＳトランジスタのゲート端子にセレクタ制御回路１２が接続される。 - 特許庁

A display panel drive circuit equipped with a gate line 52, a data line 51, a first selector 3, a second selector 55, a pixel 40 and a driving part 1 is used.例文帳に追加

ゲート線５２、データ線５１、第１セレクタ３、第２セレクタ５５、画素４０及び駆動部１とを備える表示パネル駆動回路を用いる。 - 特許庁

A selector 50 selects either the output of the logic gate 48 or the pulse signal PWM1.例文帳に追加

セレクタ５０は、論理ゲート４８の出力と、パルス信号ＰＷＭ１のいずれかを選択する。 - 特許庁

When the substrate surface of the selector gate 8 is positioned below that of the memory gate 15, electrons in a channel at writing obliquely flow in the step.例文帳に追加

選択ゲート８の基板表面がメモリゲート１５の基板表面より下方にある場合、書込み時のチャネルの電子は段差部を斜めに流れる。 - 特許庁

The backing region 2 has two selector gate lines 6 that are respectively connected to the selector gates 17 of each of the memory cells 50, arranged in the X direction in the memory cell regions.例文帳に追加

裏打ち領域２は、メモリセル領域１でＸ方向に並ぶメモリセル５０の選択ゲート１７のそれぞれと接続される、２本の選択ゲート線６を有する。 - 特許庁

A contact plug 6 disposed in a silicon oxide film 4 in a staggered pattern is formed between a pair of selector gate lines.例文帳に追加

一対の選択ゲート線の間にシリコン酸化膜４に千鳥配置されたコンタクトプラグ６が形成されている。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

If the failure occurs in the gate circuit 10, the selector circuit 40 is switched to select a signal via an inverter 22 but if the failure occurs in the gate circuit 20, the selector circuit 50 is switched to select a signal via an inverter 12.例文帳に追加

ゲート回路１０の故障時には、選択回路４０がインバータ２２経由の信号を選択するように切り換え、ゲート回路２０の故障時には、選択回路５０がインバータ１２経由の信号を選択するように切り換える。 - 特許庁

The selector gate switch transistor includes a gate insulation film formed on a semiconductor substrate, a gate electrode formed on the gate insulation film, and a first source/drain region and a second source/drain region provided in the semiconductor substrate so as to sandwich the gate electrode.例文帳に追加

そして、この選択ゲートスイッチトランジスタが、半導体基板上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極と、半導体基板中に、ゲート電極を挟むように設けられる第１のソース・ドレイン領域と第２のソース・ドレイン領域とを備えている。 - 特許庁

NOR gate G1 determines whether the addition result is 0 or not, a Z flag F2 is set via a selector S3.例文帳に追加

ＮＯＲゲートＧ１で加算結果が０であるか否かが判定され、セレクタＳ３を介してＺフラグＦ２がセットされる。 - 特許庁

The shutdown source clock signal SCK and the shutdown gate clock signal GCK are supplied to a source driver 13 and a gate driver 14 via a first selector 66.例文帳に追加

遮断時ソースクロック信号ＳＣＫ及び遮断時ゲートクロック信号ＧＣＫは、第１のセレクタ６６を介してソースドライバ１３及びゲートドライバ１４に供給される。 - 特許庁

The AT selector cover is equipped with a select gate G1, a manual mode gate G2, and an indicator D, and can be operated by moving a shift lever between both gates G1, G2.例文帳に追加

本発明のＡＴセレクタカバーは、セレクトゲートＧ１とマニュアルモードゲートＧ２とインジケータＤとを備え、両ゲートＧ１，Ｇ２間でシフトレバーを移動させて操作可能なものである。 - 特許庁

The selecting circuit 12 comprises gate circuits G0-G3 transmitting program signals FX, FY from the shared program circuit to the memory circuits M0-M3, and a gate selector 20 activating one out of the gate circuits G0-G3.例文帳に追加

選択回路１２は、共有プログラム回路からのプログラム信号ＦＸ，ＦＹをメモリ回路Ｍ０〜Ｍ３に伝達するゲート回路Ｇ０〜Ｇ３と、ゲート回路Ｇ０〜Ｇ３のうち１つを活性化するゲートセレクタ２０とを含む。 - 特許庁

In the case of extending an image in the main scanning direction, picture data are passed from a CCD board 300 through the gate (b) of a selector 1, written/read out in/from a FIFO memory 4 and written in a memory 26 built in a variable power unit 5 from the gate (b) of a selector 2.例文帳に追加

主走査方向の画像の拡大処理時に、画像データはＣＣＤボード３００から、セレクタ１のゲートｂを通過し、ＦＩＦＯメモリ４に書込・読出され、セレクタ２のゲートｂから、変倍ユニット５に設けられたメモリ２６に書き込まれる。 - 特許庁

A logic circuit comprises a selector which selects and outputs an input signal or specified value according to the value of a select signal, a control gate which controls the selector so that the selector outputs the specified value irrelevantly to the value of the select signal, and a computing element which inputs the output signal of the selector to perform operation.例文帳に追加

選択信号の値に応じて入力信号又は特定値のいずれかを選択して出力する選択器と、選択信号の値に拘わらず選択器が特定値を出力するように選択器を制御する制御ゲートと、選択器の出力信号を入力して演算を行なう演算器とを備える。 - 特許庁

A nonvolatile semiconductor storage device of an embodiment is a nonvolatile semiconductor storage device equipped with a selector gate switch transistor.例文帳に追加

実施の形態の不揮発性半導体記憶装置は、選択ゲートスイッチトランジスタを備える不揮発性半導体記憶装置である。 - 特許庁

To provide a nonvolatile semiconductor storage device equipped with a selector gate switch transistor that achieves a high driving power and high reliability.例文帳に追加

高駆動力と高信頼性を実現する選択ゲートスイッチトランジスタを備える不揮発性半導体記憶装置を提供する。 - 特許庁

Two fundamental waves from a fundamental waveform producing circuit 10 are changed over by a direction selector 22 and output through an output gate 20.例文帳に追加

基本波形発生回路１０からの２つの基本波を方向セレクタ２２で切り替えて出力ゲート２０を介し出力する。 - 特許庁

A nonvolatile memory element includes a substrate; a tunnel insulating film formed on the substrate, a floating gate formed on the tunnel insulating film, a dielectric film formed to cover the upper part and one wall of the floating gate, a selector gate formed on one wall of the dielectric film, and source/drain regions formed on the substrate exposed to either one of the selector gate and the floating gate.例文帳に追加

本発明の不揮発性メモリ素子は、基板と、該基板上に形成されたトンネル絶縁膜と、該トンネル絶縁膜上に形成されたフローティングゲートと、前記フローティングゲートの上部と一方の壁を覆うように形成された誘電体膜と、前記誘電体膜の一方の壁に形成された選択ゲートと、該選択ゲートと前記フローティングゲートとの一方に露出された前記基板に形成されたソース／ドレイン領域とを含む。 - 特許庁

An AND gate 21 receives a serial output SO<i+4> at one side of input, receives a selector test signal PFIN at the other side, and the output is made the other side input of an AND gate 223.例文帳に追加

ＡＮＤゲート２１は一方入力にシリアル出力ＳＯ<i+4>を受け、他方入力にセレクタテスト信号ＰＦＩＮを受け、その出力がＡＮＤゲート２２３の他方入力となる。 - 特許庁

To solve the problem such that power consumption is high because a through-current arises in a level shifter used for a gate line selector of an active matrix type display device.例文帳に追加

アクティブマトリクス型表示装置のゲート線セレクタに用いるレベルシフタに貫通電流が生じるため、消費電力が高い。 - 特許庁

An ion selector gate having a first deviation area 32 and a second deviation area spaced from the first deviation area 32 is provided.例文帳に追加

第１の偏向領域３２と第１の偏向領域から離間された第２の偏向領域３４とを有するイオンセレクタゲートを提供する。 - 特許庁

To provide a variable delay circuit that can conduct a function test of a selector even when a delay by a logic gate is small without increasing number of components of the circuit.例文帳に追加

使用素子数を増大させることなく、論理ゲートの遅延が小さい場合でもセレクタの機能試験が行えるようにした可変遅延回路を提供する。 - 特許庁

A gate driver 100 is equipped with a shift register circuit 1 having g pieces of latch circuits 21 to 2 g, g pieces of selector circuits 8, and g pieces of level shifter circuits 3.例文帳に追加

ゲートドライバ１００は、ｇ個のラッチ回路２１〜２ｇを備えたシフトレジスタ回路１と、ｇ個の選択回路８と、ｇ個のレベルシフタ回路３と、を備える。 - 特許庁

When executing storage printing, the selector selects a pull-up signal (input A) and the first polygon motor rotation synchronism signal (/PMSYNC) is outputted from the AND gate 15 by the pull-up signal N106 selected by the selector.例文帳に追加

ストレージ印刷時にはセレクタ１０はプルアップ信号（入力Ａ）を選択し、セレクタ１０により選択されたプルアップ信号Ｎ１０６によりＡＮＤゲート１５からは最初のポリゴンモータ回転同期信号（／ＰＭＳＹＮＣ）が出力される。 - 特許庁

A voltage or a current for monitoring is applied by means of an address selector AS only to specific gate capacitors C0 to C7 among a plurality of gate capacitors C0 to C7 having an insulation film to be evaluated as a capacitor insulation film.例文帳に追加

評価対象の絶縁膜をキャパシタ絶縁膜として有している複数のゲート・キャパシタＣ０〜Ｃ７のうちの特定のゲート・キャパシタＣ０〜Ｃ７にのみ、アドレス・セレクタＡＳでモニター用の電圧または電流を印加する。 - 特許庁

The function block 121 is inputted with a clock signal CLK and reset control signal RST-N, outputs a select signal sel to a select signal input end (s) of the selector 123, and outputs a gate signal gate to a gate input end G of the latch 124.例文帳に追加

機能ブロック１２１は，クロック信号ＣＬＫおよびリセット制御信号ＲＳＴ−Ｎが入力され，セレクタ１２３のセレクト信号入力端ｓに対してセレクト信号ｓｅｌを出力し，ラッチ１２４のゲート入力端Ｇに対してゲート信号ｇａｔｅを出力するように構成されている。 - 特許庁

The NOR gate G1 determines whether the addition result is 0 or not, and an AND gate G2 gets the logical product of the determination result and the retained content of the Z flag F2, and the output signal is given to the Z flag F2 via the selector S3.例文帳に追加

ＮＯＲゲートＧ１で加算結果が０であるか否かが判定され、ＡＮＤゲートＧ２によってこの判定結果とＺフラグＦ２の保持内容の論理積がとられ、その出力信号がセレクタＳ３を介してＺフラグＦ２に与えられる。 - 特許庁

The open drain buffer includes a number of floating wells, an output switching device, and a well-bias selector corresponding to them, thereby, a gate oxide film is not subjected to a voltage more than a predetermined value.例文帳に追加

オープンドレインバッファは、多数のフローティングウェルと、出力スイッチングデバイスと、対応するウェル・バイアスセレクタとを有し、ゲート酸化膜が予め定められた値より大きい電圧を受けないようにする。 - 特許庁

A program and a waveform ROM 3 are externally connected to a sound source LSI 1 via an external memory input and output section comprising selector 12, a gate circuit 13 and an S signal generation circuit 14.例文帳に追加

プログラム及び波形ＲＯＭ３は、セレクタ１２、ゲート回路１３、およびＳ信号発生部１４からなる外部メモリ入出力部を介して音源ＬＳＩ１に外部接続されている。 - 特許庁

Furthermore, when a noise is intruded, even if the selector signals S1-S3 sequentially go to the 'L' level, since the noise is not latched by all the latch circuits 5-7, the output from the NOR gate 8 is prevented.例文帳に追加

また、ノイズが入力された場合、セレクタ信号Ｓ１〜Ｓ３が順次「Ｌ」レベルになっても、ノイズがすべてのラッチ回路５〜７にラッチされないので、ノアゲート８からの出力は防止される。 - 特許庁

When the delayed signal (S1) is output from a selector 73, the coordinate transformation-timing signal (S0) is input into an AND gate 74 while the delay signal (S1) is reversed to be input thereinto.例文帳に追加

セレクタ７３から遅延信号（Ｓ１）が出力される場合、ＡＮＤゲート７４には遅延信号（Ｓ１）が反転入力されるとともに座標変換タイミング信号（Ｓ０）が入力される。 - 特許庁

Each slew rate adjustment transistor TN34 is selectively given by the selector a gate potential adjusted to determine a rise or fall slew rate of the output data.例文帳に追加

各スルーレート調整トランジスタＴＮ３４は、出力データの立ち上がりまたは立ち下がりのスルーレートを決定するために調整されたゲート電位をセレクタによって選択的に与えられる。 - 特許庁

The circuit 33 has a selector 41 for inputting a jitter detection signal and a logical gate 42 for inputting the output signal of the selector 41 and a synchronization detection signal from the circuit 31 to generate a frequency division ratio selection signal for controlling the selectors 13 and 14.例文帳に追加

また、分周率選択回路３３は、ジッタ検出信号を入力とするセレクタ４１およびこのセレクタ４１の出力信号と位相比較回路３１からの同期検出信号を入力とする論理ゲート４２を有し、セレクタ１３、１４を制御する分周率選択信号を生成する。 - 特許庁

A semiconductor integrated circuit is provided with a memory, a logic gate outputting an exclusive OR signal outputted from the prescribed plural memory output terminals, a first selector selecting one signal from output signals of the memory and outputting it, and a second selector selecting either of an output of an exclusive OR signal and an output of the first selector and outputting it.例文帳に追加

半導体集積回路は、メモリと、所定の複数のメモリ出力端子から出力される信号の排他的論理和信号を出力する論理ゲートと、メモリの出力信号から１つの信号を選択して出力する第１のセレクタと、排他的論理和信号出力と第１のセレクタの出力のいずれかを選択して出力する第２のセレクタを備える。 - 特許庁

The data outputted from gate circuits A1 to Ak are displayed in a fluorescent display element 14 in which a blanking period is set, and the second display data outputted from gate circuits Ak+1 to An are supplied to a selector 16, and are outputted as the control data of the other light emitting source.例文帳に追加

ゲート回路A1〜Akから出力されたデータはブランキング期間が設定され蛍光表示部１４で表示されるが、ゲート回路Ak＋１〜Anから出力された第２の表示データはセレクタ１６に供給され、他の発光源の制御データとして出力される。 - 特許庁

When a motor base stand part is molded on two metal substrates 10, only the gate parts 122 of both ends in an upper mold 92 communicate with a resin flow channel 106 through selector opening parts 54.例文帳に追加

２枚の金属基板１０にモータ基台部１４を成形する場合には、上型９２における両端のゲート部１２２のみがセレクタ開口部５４を通して樹脂流路１０６に連通する。 - 特許庁

Then, for instance, if the output of the AND gate 26 becomes 1, the output data of the CPU 11 is outputted from the selector 38, and the output data of the memory 13 is outputted from other selectors 35 to 37.例文帳に追加

そして、例えばアンドゲート２６の出力が”１”となると、セレクタ３８からＣＰＵ１１の出力データが出力され、他のセレクタ３５〜３７からはメモリ１３の出力データが出力される。 - 特許庁

A precharging transistor 22 is provided for supplying voltage to a node Nad led to an internal circuit from the reception transistor 21, and a selector circuit 24 connected to the gate of the reception transistor 21 is provided.例文帳に追加

受信用トランジスタ２１から内部回路に導出されるノードＮadに電圧を供給するためのプリチャージ用トランジスタ２２と、受信用トランジスタ２１のゲートに接続されるセレクタ回路２４とを備えている。 - 特許庁

A selector 11 is controlled by an output of an AND gate 14, and when there is an error in a header of the received stream, the erroneous part is replaced with header data without errors read from the RAM 13.例文帳に追加

セレクタ１１は、アンドゲート１４の出力によって制御され、入力ストリーム中のヘッダにエラーがある場合には、このエラー部分をＲＡＭ１３から読出したエラーのないヘッダのデータによって置換する。 - 特許庁