「standby register」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Upon the bit inversion in the register 2b (1b), the CPU 2 (CPU 1) boots itself as the active system (standby system) for switching.例文帳に追加

ＣＰＵ２（ＣＰＵ１）は、レジスタ２ｂ（１ｂ）のビット反転により運用系（待機系）としてＣＰＵを立ち上げ、切り替わる。 - 特許庁

To reduce a leak current of a circuit without losing states of a logic device and a register or the like during "standby" mode.例文帳に追加

論理デバイスおよびレジスタなどの状態を「スタンドバイ」モード中に失うことなく、回路の漏れ電流を減少させる。 - 特許庁

Power consumption is reduced by providing a switch which is used to switch between a standby state and a nonstandby state and a standby state discriminating means in each stage of a shift register.例文帳に追加

シフトレジスタの各段に、待機状態と非待機状態とを切り替えるスイッチと待機状態判別手段とを設けることにより、消費電力を低減化した。 - 特許庁

A random number control register 11 is a register for controlling start, standby, stop, timing or the like of output of random number data from a random number generation circuit.例文帳に追加

乱数制御レジスタ１１は、乱数発生回路からの乱数データの出力のスタート（開始）、スタンバイ（待機）、ストップ（停止）、出力のタイミング等を制御するためのレジスタである。 - 特許庁

A scanning permission part 61 permits key scanning performance by the line scanning part 66 on the basis of the permission state of an automatic scanning permission register 62 set from the CPU 70, the standby time of a scanning standby timer register 63, a pressing detection signal of a chattering elimination circuit 15, and the change presence/absence information of the scanning result change storage part 18.例文帳に追加

スキャン許可部６１は、ＣＰＵ７０から設定される自動スキャン許可レジ６２の許可状態と、スキャン待ちタイマレジ６３の待ち時間と、チャタリング除去回路１５の押下検出信号と、スキャン結果変化記憶部１８の変化有無情報とに基づいて、行スキャン部６６のキースキャン実行を許可する。 - 特許庁

When ordinary inter-paper time+an allowance quantity A is shorter than register standby time B set when a staple and its other inter-paper space are spaced long, the solenoid for driving a pickup roller 5 of a paper feeding tray 3 is turned off once as register stopping time is longer than "predetermined" time.例文帳に追加

通常の紙間時間＋余裕分（Ａ）が、ステープルやその他紙間を長く空ける際に設定されるレジスト待機時間Ｂより短い時、レジスト停止時間が「所定」の時間より長いものとして給紙する給紙トレイ３のピックアップコロ５を駆動するソレノイドを一旦オフする。 - 特許庁

When an MCU is in a standby mode, a power control dedicated pin 4 is kept at a high level, an outer pin 5 and a clock control resistor 7 are connected together through the intermediary of a multiplexer 6, control pulse signals of high level are inputted into a control register 7 through an outer pin 5 to set the clock control register 7.例文帳に追加

ＭＣＵのスタンバイモード時、パワー制御専用ピンをハイレベルとして外部ピンとクロック制御レジスタをマルチプレクサを介して接続した後、外部ピンからハイレベルの制御パルス信号をクロック制御レジスタに入力して、クロック制御レジスタをセットする。 - 特許庁

The internal block control circuit 30 generates a control signal CKE1-CKE5 for shifting a corresponding internal circuit or a register circuit to a standby state.例文帳に追加

内部ブロック制御回路３０は、対応する内部回路もしくはレジスタ回路を待機状態に移行させるための制御信号ＣＫＥ１〜ＣＫＥ５を発生する。 - 特許庁

The my-themes register identifiers of data respectively used by a plurality of items settable by the user such as the standby screen and a ringtone and lock presence information.例文帳に追加

このマイテーマには、待ち受け画面や着信メロディなどのユーザ設定が可能な複数の項目それぞれで使用するデータの識別子とロック有無情報が登録されている。 - 特許庁

When a leading code is detected, an input signal is stopped until data held in the internal register are discharged, and a reset standby state is provided without performing resetting.例文帳に追加

先頭コードを検出した場合、内部レジスタに保持されているデータが排出されるまでは入力信号を止めると共にリセットを行わずリセット待機状態にする。 - 特許庁

In the active or standby phase, the CPU 1 (CPU 2) refers to the register 1b (2b) as checks looped every time a WDT counter 1c (2c) is reset.例文帳に追加

運用中、または待機中、ＣＰＵ１（ＣＰＵ２）はレジスタ１ｂ（２ｂ）を参照し、ＷＤＴカウンタ１ｃ（２ｃ）をリセットごとにループしながらチェックする。 - 特許庁

Electricity utilization of the user is permanently and periodically obtained to register it in the database, and a standby-electricity reference value is calculated, by using data corresponding to a prescribed number of days starting from a data acquisition date to the latest among the registered data.例文帳に追加

恒常的、定期的にユーザの電力使用量を取得し、データベースに登録しておき、登録されたデータのうち、データ取得日から直近の規定日数分のデータを用いて待機電力基準値を算出する。 - 特許庁

A second register 22 holds operating condition data FLG showing the operating condition of a data buffer 20 to the main controller turned into standby state while being impossible to access.例文帳に追加

第２レジスタ２２は、アクセスできずに待機状態となるメインコントローラに対してデータバス２０の動作状況を示す動作状況データＦＬＧを保持している。 - 特許庁

The circuit 101 is configured so that drive control of the voltage restoration part 41 and a standby voltage generation part 30 is performed by a drive control part 51 and a drive control period can be arbitrarily set by a register 6.例文帳に追加

ここで、電圧復帰部４１と待機電圧発生部３０の駆動制御は、駆動制御部５１で行い、駆動制御期間はレジスタ６にて任意に設定することを可能な構成としている。 - 特許庁

To solve a problem in which circuit formation space and a processing time for saving or restoring data increase because a circuit for register data saving and a data saving and restoring processing are required when the power source voltage supply to a conventional microcomputer is suspended during standby.例文帳に追加

従来のマイクロコンピュータ装置の待機時に電源電圧供給を停止する場合、レジスタのデータの退避処理用回路が必要であり、また、データの退避処理および復帰処理等が必要となる。 - 特許庁

In operation timing T2, sounding start information for a 2nd sound source circuit is created from the contents of the key-on register and a key-on event is set in the key-on buffer; and the standby state of the 1st sound source circuit is reset.例文帳に追加

動作タイミングＴ２において、キーオンレジスタの内容から第２音源回路用の発音開始情報を作成するとともにキーオンバッファにキーオンを設定し、第１音源回路の待機状態を解除する。 - 特許庁

When the preceding paper sheet stops in the register part (a pair of register rollers 23 part) for standby while the solenoid is turned ON, the pick-up roller 50, a feed roller 51, a reverse roller 52, and a pair of grip rollers 53 are rotated simultaneously with register start time of the preceding paper sheet, respectively, to start paper feeding operation.例文帳に追加

先行する用紙がレジスト部（レジストローラ対２３部）にて停止している間はソレノイドをＯＮしたまま待機して、先行する用紙のレジストスタート時刻と同時にピックアップローラ５０、フィードローラ５１、リバースローラ５２、グリップローラ対５３をそれぞれ回転させて給紙動作を開始する。 - 特許庁

A control register 111 controls a selector 103 to output the communication program for a system 1 or the standby program for the system 1 from the instruction memory 101 or 102 to a CPU 105 and controls a selector 104 to output the communication program for a system 2 or the standby program for the system 2 from the instruction memory 101 or 102 to a CPU 106.例文帳に追加

制御レジスタ１１１は、システム１通信プログラム若しくはシステム１待ち受けプログラムを、命令メモリ１０１、１０２からＣＰＵ１０５へ出力するようにセレクタ１０３を制御するとともに、システム２通信プログラム若しくはシステム２待ち受けプログラムを、命令メモリ１０１、１０２からＣＰＵ１０６へ出力するようにセレクタ１０４を制御する。 - 特許庁

When conveyance jamming occurs, in the case where paper is present in an image forming part 30, at the lapse of a first standby time T1 and a second standby time T2 after supply of rotation to a photoreceptor drum 31 is stopped, supply of rotation to the driving roller 35B of a transfer belt 35 and supply of rotation to a register roller 16 are stopped.例文帳に追加

搬送ジャムが発生すると、画像形成部３０に用紙が存在する場合には、感光体ドラム３１に対する回転の供給を停止した後に、第１待機時間Ｔ１及び第２待機時間Ｔ２が経過した時に、転写ベルト３５の駆動ローラ３５Ｂに対する回転の供給、及びレジストローラ１６に対する回転の供給を停止する。 - 特許庁

At a write request, write data are written to the standby area for data writing from outside through a register 12 as to an area to be rewritten and from the data area of the cell array 11 after being transferred through the register 12 as to the area which will not be rewritten.例文帳に追加

書き込み要求があったときは、書替の発生する領域についてはレジスタ１２を介して外部から書込データをデータ書き込み用予備領域に書き込み、書替の発生しない領域についてはセルアレー１１のデータ領域からデータをレジスタ１２を介して転送してデータ書き込み用予備領域に書き込む。 - 特許庁

In the standby state or sleep state of an ATA/ATAPI interface circuit, before a clock is inputted from a host with the input of a packet command as a trigger, a sequence signal for receiving a command packet is generated on the basis of contents to be written in an ATA/ATAPI register file and contents to be written in a local register file.例文帳に追加

ＡＴＡ／ＡＴＡＰＩインターフェース回路がスタンバイ状態又はスリープ状態であるときに、パケットコマンドの入力をトリガとしてホストからクロックが入力される前にＡＴＡ／ＡＴＡＰＩレジスタ・ファイルに書き込まれる内容とローカルレジスタ・ファイルに書き込まれる内容を基にコマンドパケット受信のためのシーケンス信号を発生する。 - 特許庁

Further, the current paths of these circuits (20) and (22) are selectively interrupted during standby according to a CS cut mode instruction signal(CSCUT) and an internal chip selection signal (INZCS), which are stored in a mode register.例文帳に追加

また、モードレジスタに格納されたＣＳカットモード指示信号（ＣＳＣＵＴ）と内部チップセレクト信号（ＩＮＺＣＳ）に従って選択的に、スタンバイ状態時にこれらのコントロールバッファ回路およびアドレスバッファ回路の電流経路を遮断する。 - 特許庁

A function control register 22 puts, in disable state, the display data generating part 21 in a standby state which required no DMA transmission while a clock control resistor 23 puts, in disable state, the display data generating part 21 in a sleep state where an operation stops.例文帳に追加

機能制御レジスタ２２はディセーブル状態のとき、表示データ生成部２１を、ＤＭＡ転送を要求しないスタンバイ状態にし、クロック制御レジスタ２３はディセーブル状態のとき、表示データ生成部２１を、動作が停止するスリープ状態にする。 - 特許庁

The shift means moves to a carrying-in standby position separated by a predetermined quantity from a carrying-in port when the sheet holding means carries in the sheets, and moves so as to register by making the uppermost sheet abut against the paper face abutting regulating member after carrying in the sheets.例文帳に追加

そして上記シフト手段はシート保持手段がシート搬入時には搬入口から所定量離間した搬入待機位置に移動し、シート搬入後は上記紙面突当規制部材に最上位シートを突当てて整合するように移動する。 - 特許庁

After a deep standby mode is canceled and a plurality of internal power sources are turned "ON", the signals of a "High" level which are "enable" signals are inputted from the register 7 to the 2-input NOR circuit NOR1, and the command of the external reset signals is invalidated.例文帳に追加

ディープスタンバイモードが解除され、複数の内部電源が“ＯＮ”したあと、レジスタ７から“ｅｂａｂｌｅ”信号である“Ｈｉｇｈ”レベルの信号が２入力ＮＯＲ回路ＮＯＲ１に入力され、外部リセット信号の指令は無効にされる。 - 特許庁

The input/output circuit 1 is provided with a Schmitt circuit 3 composed of a 2-input NOR circuit NOR 1 and an inverter INV1, a deep standby cancellation circuit 4, a first level shift circuit 5 and a second level shift circuit 8, and the logic memory circuit part 2 is provided with a regulator circuit 6 and a register.例文帳に追加

入出力回路１には、２入力ＮＯＲ回路ＮＯＲ１とインバータＩＮＶ１からなるシュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタが設けられている。 - 特許庁

This clock wiring driving circuit is constituted so that a count standby signal is no longer outputted from an SCL synchronizing circuit 209 and an SCL generation counter 203 starts a count operation in a rising period without synchronizing between a level of SCL wiring and a level of an output terminal of an output transistor 206 when setting for turning synchronization off is performed to an SCL synchronization on/off setting register 204.例文帳に追加

ＳＣＬ同期オン／オフ設定レジスタ２０４に同期をオフする設定を行うと、ＳＣＬ同期回路２０９からカウント待ち信号が出力されなくなり、ＳＣＬ配線のレベルと出力トランジスタ２０６の出力端子のレベルとの間で同期することなく、ＳＣＬ生成カウンタ２０３が立ち上がり期間のカウント動作を開始する。 - 特許庁