「sti」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A server 10 has bit rates which are different each other for the same contents, and has stream data STi (i=1 to 3) divided into a plurality of parts.例文帳に追加

サーバ１０は、同じコンテンツに関し、互いに異なるビットレートを有し、複数のパートに分割されたストリームデータＳＴｉ（ｉ＝１〜３）を有する。 - 特許庁

At the time, the p^-well 16 is formed by injecting impurity after forming a trench for forming the STI region 5 and before embedding an insulation material in the trench.例文帳に追加

このとき、Ｐ^−ウエル１６は、ＳＴＩ領域５形成用のトレンチを形成した後、且つ、このトレンチに絶縁材料を埋め込む前に不純物を注入して形成する。 - 特許庁

To provide a method for manufacturing a shallow trench isolation structure (STI) with an air gap formed by decomposing a polymer filler material through an air gap layer.例文帳に追加

有機系フィラー材料をキャップ層を通じて分解することにより形成されるエアギャップを有した浅いトレンチの独立構造体（ＳＴＩ）の製造方法を提供する。 - 特許庁

An STI element isolation having a broad opening width is composed by an isolation insulating layer 7 filled to a trench 5a and an insulating layer 13 formed on the bottom of the trench 5a.例文帳に追加

広い開口幅を有するＳＴＩ素子分離が、トレンチ５ａに充填された分離絶縁層７と、トレンチ５ａの底部に形成された絶縁層１３とで構成される。 - 特許庁

The timer further comprises a means uP for computing an end time ETC based on the start time STI, start time entering conditions CMD1, CMD2 and CMD 3 and the predetermined duration PD.例文帳に追加

タイマーは、開始時刻（ＳＴＩ）、開始時刻入力条件（ＣＭＤ１、ＣＭＤ２、ＣＭＤ３）及び所定の継続時間（ＰＤ）に基づいて終了時刻（ＥＴＣ）を計算する手段（ｕＰ）をさらに含む。 - 特許庁

This field effect transistor has a drain region 14, a polysilicon gate 16, an STI region 18, polysilicon gate conductor 20, a dielectric layer 22, a corner edge oxide film 24 and an MOSFET spacer 26.例文帳に追加

ドレイン領域１４、ポリシリコンゲート１６、ＳＴＩ領域１８、ポリシリコン・ゲート導体２０、誘電体層２２、コーナー・エッジ酸化膜２４、そしてＭＯＳＦＥＴスペーサ２６を有するＭＯＳＦＥＴ。 - 特許庁

To provide a manufacturing method of a semiconductor element which can planarize a device region, without the further addition of processes to a conventional STI formation process flow, and to provide a photomask which is used for the manufacturing method.例文帳に追加

従来のＳＴＩ形成工程フローに対して新たな工程を追加することなく、デバイス領域の平坦化を図ることが可能な半導体素子の製造方法、およびその製造方法に用いられるフォトマスクを提供する。 - 特許庁

To provide SRAMs and logic circuits on the same integrated circuit, using combinations of a HOT (hybrid orientation technology) process and STI (shallow trench isolation region) between individual devices.例文帳に追加

Ｈ０Ｔ（ハイブリッド配向技術）プロセスおよび個々のデバイス間のＳＴＩ（シャロウトレンチアイソレーション領域）の組み合わせを使用して、同じ集積回路上のＳＲＡＭおよびロジック回路を提供する。 - 特許庁

To make feasible connecting a source region more reliably in a non- volatile semiconductor memory adopting an STI(shallow trench isolation) structure in the interelement isolation.例文帳に追加

本発明は、素子間分離にＳＴＩ構造を採用する不揮発性半導体記憶装置において、ソース領域をより確実に接続できるようにすることを最も主要な特徴とする。 - 特許庁

A bonding region 59 is disposed on the silicon substrate 30 directly under the bonding pad 40, where neither an STI region nor a semiconductor element is formed.例文帳に追加

そして、ボンディングパッド４０直下の領域のシリコン基板３０には、ＳＴＩ領域も半導体素子も形成しないボンディング領域５９とすることを特徴としている。 - 特許庁

Resist patterns (monitor patterns 13a-13d) for measuring line widths are formed on a substrate having a STI surface 11 and an active area surface 12 in the same process as that for forming resist patterns for a mask.例文帳に追加

ＳＴＩ表面１１と活性領域表面１２とを有する基板上に、マスク用のレジストパターンの形成と同一工程で、線幅測定用のレジストパターン（モニタパターン１３ａ〜１３ｄ）を形成する。 - 特許庁

An etching is conducted under the condition that the materials of the silicon substrate 1 and gate electrode 7 are removed while the materials of STI separation film 2, side wall spacer 9, and cap film 8 are not removed.例文帳に追加

ＳＴＩ分離膜２の材質、サイドウォールスペーサ９の材質、及びキャップ膜８の材質は除去されず、シリコン基板１の材質及びゲート電極７の材質は除去される条件下で、エッチングを行う。 - 特許庁

As a result, since the underside of the STI film 4 (trench oxide film 4a) is not charged, the substrate undergoes no damage and a reliable insulating film is obtained.例文帳に追加

これにより、ＳＴＩ膜４（トレンチ酸化膜４ａ）の下側が帯電しないので基板にダメージが与えられず、信頼性の高い絶縁膜が得られる。 - 特許庁

The semiconductor device 1A, having a trench 3 in a shallow trench isolation (STI) structure by forming a resist to the entire surface of the wafer 6, conducting exposure shot over the entire surface and then etching a Si substrate 2.例文帳に追加

ウェーハ６全面にレジストを形成し、全面に露光ショットを行い、Ｓｉ基板２をエッチングでシャロートレンチアイソレーション（ＳＴＩ）構造のトレンチ３を有する半導体装置１Ａを形成する。 - 特許庁

To suppress a process cost when both of an insulated isolating trench of a deep trench structure and a shallow trench by an STI technique are formed in a semiconductor layer.例文帳に追加

半導体層に対しディープトレンチ構造の絶縁分離トレンチ及びＳＴＩ技術による浅部トレンチの双方を形成する場合に、そのプロセスコストを抑制すること。 - 特許庁

To provide a method for manufacturing a semiconductor device, wherein an etching height is not varied by a change in an etching speed due to ion implantation to an element isolation insulating film when forming a CMOS having an STI type element isolation structure.例文帳に追加

ＳＴＩ型の素子分離構造を有するＣＭＯＳを形成する際、素子分離絶縁膜がイオン注入を受けて、エッチング速度の変化により、高さが異ならない半導体装置の製造方法を提供する。 - 特許庁

An insulating film 15 is formed on the STI 3 and a silicide layer 3, and an upper surface of the gate electrode 7 is formed at the same height as the insulating film 15.例文帳に追加

ＳＴＩ３上及びシリサイド層３上に絶縁膜１５が形成され、ゲート電極７の上面は絶縁膜１５と同じ高さに形成されている。 - 特許庁

Between an analog block 50 and a digital block 51, a dummy diffusion layer 11 is formed as countermeasures against dishing in CMP of STI process.例文帳に追加

アナログブロック５０とデジタルブロック５１との間に、ＳＴＩ工程のＣＭＰにおけるディッシング対策のために、ダミー拡散層１１を形成する。 - 特許庁

To provide a manufacturing method for a semiconductor device wherein deterioration in electrical characteristics caused by an STI method can be reduced even in the event of the microfabrication of a transistor layout.例文帳に追加

トランジスタのレイアウトが微細化された場合であっても、ＳＴＩ法に起因した電気的特性の劣化を抑制することができる半導体装置の製造方法を提供する。 - 特許庁

In an active region 10a, a portion constituting the second bottom 16b_2 of the gate trench constitutes a sidewall channel region 10d and has a thin-film SOI structure pinched between a gate electrode 18 and the STI 14.例文帳に追加

そして、活性領域１０ａのうち、ゲートトレンチの第２の底部１６ｂ_２を構成する部分は、側壁チャネル領域１０ｄを構成し、ゲート電極１８とＳＴＩ１４との間に挟まれた薄膜ＳＯＩ構造を有している。 - 特許庁

The insulating film 41 is formed to be able to secure the withstand voltage to the voltage applied to the resistor element 34 even when there occurs a defect in the second STI separating layer 33 in a manufacturing process.例文帳に追加

絶縁膜４１は、製造過程において第２ＳＴＩ分離層３３に欠陥が生じた場合であっても、抵抗素子３４に印加された電圧に対して耐圧を確保することが可能に形成されている。 - 特許庁

For example, the second STI region may have a section with a substantially triangular shape with an undercut angle of less than about 90° or a section with a substantially rectangular shape with an undercut angle of about 90°.例文帳に追加

例えば、第２のＳＴＩ領域は、約９０°未満のアンダーカット角度のほぼ三角形の断面を有していても、約９０°のアンダーカット角度のほぼ長方形の断面を有していてもよい。 - 特許庁

To provide a semiconductor device that is provided with an STI having a laminated liner formed of a silicon oxide layer and a silicon nitride layer and can reduce electric static charging.例文帳に追加

酸化シリコン層、窒化シリコン層の積層ライナを備えたＳＴＩを有し、帯電を低減できる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device which is excellent in flatness by satisfactorily embedding an insulating layer in an STI structure following 90 to 70 nm width generations.例文帳に追加

９０−７０ｎｍ幅世代以降のＳＴＩ構造に対して絶縁膜を良好に埋め込むことができ、平坦性の優れた半導体装置の製造方法を提供する。 - 特許庁

To obtain a semiconductor device employing STI(shallow trench isolation) method so that no void is left even in a trench of micro width having a high aspect ratio and no damage is left on a silicon substrate.例文帳に追加

微少幅で且つアスペクト比が高い溝にも、ボイドが残存することなく且つシリコン基板にダメージが残らないように、ＳＴＩ分離法を採用する半導体装置を製造する。 - 特許庁

The CMOS image sensor requires forming the STI insulating film for the electrical segregation of a circuit region and field oxide film by a local oxidation process for the electrical segregation of an image region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは、回路領域の電気的な隔離のためにはＳＴＩ絶縁膜を形成し、イメージ領域の電気的な隔離のためにはローカル酸化工程によってフィールド酸化膜を形成する。 - 特許庁

To provide an integrated circuit having a STI structure where the occurrence of leakage current between adjacent PMOS transistors can be minimized, and to provide its manufacturing method.例文帳に追加

隣接するＰＭＯＳトランジスタ間に漏れ電流が生じることを最小化できるＳＴＩ構造を有する集積回路及びその製造方法を提供する。 - 特許庁

To satisfactorily perform CMP without generating a remaining film, dishing, or the like even if performing CMP by a fixed abrasive grain method in a process for manufacturing a semiconductor device having an STI structure.例文帳に追加

ＳＴＩ構造の半導体装置の製造過程において固定砥粒方式によるＣＭＰを行う場合であっても、残膜やディッシング等が生じることなく良好にＣＭＰを行えるようにする。 - 特許庁

To obtain a method of manufacturing a semiconductor device in which dispersion in the protruding amounts of STI in a memory region and a logic region can be reduced and a focus margin of a gate photoengraving process can be improved.例文帳に追加

メモリ領域とロジック領域でのＳＴＩの突き出し量のバラツキを低減するのと共に、ゲート写真製版のフォーカスマージンを向上し得る半導体装置の製造方法を得ることを目的とする。 - 特許庁

On the semiconductor layer 12, a gate insulating film 15 is provided and a gate electrode 14 is provided from the surface of the film 15 to the surface of the STI 13.例文帳に追加

半導体層１２の上にはゲート絶縁膜１５が設けられており、ゲート絶縁膜１５の上からＳＴＩ１３の上に亘ってゲート電極１４が設けられている。 - 特許庁

In the end of the element isolation region, a p+ type impurity diffusion region 11 is formed selectively inside the surface of the silicon layer 4 so as to be buried inside the surface in a part of the STI 10.例文帳に追加

素子分離領域の端部において、シリコン層４の上面内には、ＳＴＩ１０の一部上面内に埋め込まれる格好で、ｐ^+型の不純物拡散領域１１が選択的に形成されている。 - 特許庁

To provide a semiconductor device which has an STI structure, enabling minimization of leakage current flowing between adjacent P-FET's, and to provide a method for manufacturing the semiconductor device.例文帳に追加

隣接するＰ−ＦＥＴ間に漏れ電流が生じることを最小化できるＳＴＩ構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

Then, a silicone oxide film 10 is formed on the bit line diffusion layer 9 and a rounding oxidation processing is executed to the boundary of the STI region of the peripheral circuit part and the logic circuit part and the surface of the semiconductor substrate.例文帳に追加

次に、ビット線拡散層９上にシリコン酸化膜１０を形成するとともに周辺回路部および論理回路部のＳＴＩ領域と半導体基板表面との界面に丸め酸化処理を施す。 - 特許庁

In a semiconductor memory device 70, each STI (shallow trench isolation) 2 is buried in a first main face (surface) of a semiconductor substrate 1, which is P-type silicon in a word-line direction.例文帳に追加

半導体記憶装置７０では、ワード線方向において、P型シリコンである半導体基板１の第１主面（表面）にＳＴＩ（シャロートレンチアイソレーション）２が埋設される。 - 特許庁

Accordingly, at the time of a semiconductor device manufacturing process such as an STI device separation process or a capacitor formation process, only an oxide film can be selectively eliminated in a situation where a nitride film or a polysilicon film is exposed together with the oxide film.例文帳に追加

これにより、ＳＴＩ素子分離工程またはキャパシタ形成工程のような半導体素子の製造工程時、窒化膜またはポリシリコン膜が酸化膜と同時に露出されている状態で、酸化膜のみを選択的に除去できる。 - 特許庁

To suppress the generations of the global steps caused by unbalance in the residue-film thicknesses after a CMP process, when making semiconductor elements by performing an STI-CMP process.例文帳に追加

ＳＴＩ−ＣＭＰ工程を行って半導体素子を製造するに当たり、ＣＭＰ工程後の残膜厚の不均衡によるグローバル段差の発生を抑制する。 - 特許庁

To provide a method for forming an element isolation structure of a semiconductor device and the element isolation structure of the semiconductor device, in which the generation of stress in an STI structure can be prevented.例文帳に追加

ＳＴＩ構造におけるストレスの発生を防止することが可能な半導体装置の素子分離構造の形成方法及び半導体装置の素子分離構造を提供する。 - 特許庁

To embed a polysilicon in a floating-gate-forming region between STI (shallow trench isolation) films without generating voids when forming the floating-gate of a flash memory.例文帳に追加

フラッシュメモリのフローティングゲートを形成する際に、ＳＴＩ膜間のフローティングゲート形成領域に、ボイドを発生させることなくポリシリコンを埋め込む。 - 特許庁

To control the mobility of the carriers of a semiconductor device independently of each MOS element in a semiconductor device wherein CMOS elements are separated by the STI (Shallow Trench Isolation) for example.例文帳に追加

例えばＣＭＯＳの素子間分離がＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によってなされる半導体装置におけるキャリアの移動度の制御を各ＭＯＳに関して独立い行うことができるようにする。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of preventing an unnecessary etching groove at the upper end of a trench from being formed, hereby preventing any inconvenience from occurring in other processes, in a semiconductor element using an STI technique.例文帳に追加

ＳＴＩ技術を用いた素子において，トレンチ上端部の不要なエッチング溝の形成を防ぎ，他の工程に不具合を生じない半導体素子の製造方法を提供する。 - 特許庁

An LCD driver IC 14 (a semiconductor device) has a transistor element 31, an STI separating layer 32, a LOCOS separating layer 33, and a resistor element 34.例文帳に追加

ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、ＳＴＩ分離層３２と、ＬＯＣＯＳ分離層３３と、抵抗素子３４とを有する。 - 特許庁

To provide the manufacture method of a semiconductor device, where an element separation insulating film is formed by means of STI technology, substrate surface is flat and the drop in the end part of a trench is suppressed.例文帳に追加

ＳＴＩ技術により素子分離絶縁膜が形成され、基板表面は平坦であり、トレンチ端部の落ち込みが抑制された半導体装置の製造方法を提供する。 - 特許庁

The method also comprises the steps of: filling the STI opening with a first solid material; and filling the extended partial TSV opening with a second solid material.例文帳に追加

方法はまた、ＳＴＩ開口を第１の固体材料で充填すること、および延長された部分的ＴＳＶ開口を第２の固体材料で充填することを含む。 - 特許庁

An STI element isolation layer 2 is formed on a semiconductor substrate 1, a gate oxide film 3 and a conductive film 4 are formed (a), the resulting laminate is subjected to a patterning process to form a gate electrode 5.例文帳に追加

半導体基板１上にＳＴＩ素子分離２を形成し、ゲート酸化膜３と導電膜４とを形成し（ａ）、これらをパターニングしてゲート電極５を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device that makes it possible to secure controllability of a width of an STI insulating layer for element isolation while controlling a depression in a trench.例文帳に追加

トレンチの窪みを抑制し、かつＳＴＩの素子分離のための絶縁層の幅の制御性を確保することが可能な半導体装置の製造方法を提供すること。 - 特許庁