「test pattern generating」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a test pattern generation device and the like for generating a test pattern for detecting efficiently trouble in a semiconductor device.例文帳に追加

半導体装置の故障をより効率的に検出するためのテストパターンを生成するためのテストパターン生成装置等を提供する。 - 特許庁

The signal processing section 141(241) includes a test pattern generating section 143, a test pattern collation section 144 and a clamp processing section 145.例文帳に追加

信号処理部１４１、２４１は、試験パタン生成部１４３、試験パタン照合部１４４およびクランプ処理部１４５を含んでいる。 - 特許庁

To provide a semiconductor memory device and a test pattern data generating method for the device.例文帳に追加

半導体メモリ装置およびこの装置のテストパターンデータ発生方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATING CIRCUIT, SCAN PATH INITIALIZING METHOD, TEST PATTERN GENERATING SYSTEM, AND PROGRAM例文帳に追加

半導体集積回路、スキャンパス初期化方法、テストパターン生成システム、及びプログラム - 特許庁

SYSTEM FOR AUTOMATICALLY GENERATING TEST PROGRAM/TEST PATTERN OF MIXED-SIGNAL LSI AND RECORDING MEDIUM RECORDING THE SYSTEM AS PROGRAM例文帳に追加

ミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム及びそのシステムをプログラムとして記録した記録媒体 - 特許庁

DELAY FAULT TEST QUALITY CALCULATING DEVICE AND METHOD, AND DELAY FAULT TEST PATTERN GENERATING DEVICE例文帳に追加

遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 - 特許庁

A test pattern sequence modifying means 103 rearranges a plurality of test patterns included in an initial test pattern set generated by an initial test pattern generating means 102 in accordance with the number of indeterminate values.例文帳に追加

初期テストパタン生成手段１０２によって生成された初期のテストパタンセットに含まれる複数のテストパタンに対して、テストパタン順序変更手段１０３は、不確定値の数に従って並び替えを行う。 - 特許庁

At first, the pickup 24 is moved to the test recording area of a disk 22, with the test pattern signal recorded on the disk 22 by switching to the test pattern generating circuit with a switching circuit.例文帳に追加

まず、ピックアップ２４をディスク２２のテスト記録領域へ移動し、切り換え回路６２でテストパターン発生回路６４に切り換えて、テストパターン信号をディスク２２に記録する。 - 特許庁

A test pattern data generating part 11 generates test pattern data based on the combination of simultaneously settable test items among test items stored in a test item matrix file 21.例文帳に追加

試験パターンデータ生成部１１は、試験項目マトリックスファイル２１に記憶されている試験項目の組合せのうち、同時に設定することが可能な試験項目の組合せに基づいて試験パターンデータを生成する。 - 特許庁

When the quality test is started, a PN pattern generating section 13 generates a signal-pattern P, the pattern P is looped back by the loopback loop and a PN pattern synchronization section 15 receives the looped back pattern.例文帳に追加

品質試験の開始されると、ＰＮパターン発生部１３が信号パターンＰを発生し、それが折り返しループで折り返されてＰＮパターン同期部１５に受信される。 - 特許庁

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

METHOD OF DETECTING FAILURE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF GENERATING DC TEST PATTERN例文帳に追加

半導体集積回路の故障検出方法およびＤＣテストパターン発生方法 - 特許庁

METHOD AND DEVICE FOR GENERATING TEST PATTERN AND METHOD OF TESTING SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

テストパターン発生方法、テストパターン発生装置及び半導体集積回路のテスト方法 - 特許庁

To provide a waveform formatter capable of generating a high speed test pattern signal.例文帳に追加

高速の試験パターン信号を発生させることができる波形フォーマッタを提供する。 - 特許庁

GENERATING DEVICE FOR TEST PATTERN AND STROBE SIGNAL AND INSERTING METHOD FOR DELAY TIME INTO TIMING DATA例文帳に追加

テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 - 特許庁

The semiconductor data processing device is provided with: test circuits (7, 8) for generating a test pattern in a CPU and internal circuits, testing them and maintaining the test results; a test control circuit (6) for activating the test circuits; a test start register (9); a test status register (10); and a test general register (11).例文帳に追加

ＣＰＵ及び内部回路にテストパターンを発生してテストを行って結果を保持するテスト回路(７，８)と、テスト回路を起動するテスト制御回路（６）と共に、テスト起動レジスタ（９）、テスト状態レジスタ(１０)、及びテスト汎用レジスタ(１１)を備える。 - 特許庁

On the basis of clock for test from the input terminal, the test pattern generating means generates the digital signal for test which is based on the test pattern, and supplies the signal to an input side of the DAC.例文帳に追加

テストパターン発生手段は、テスト用クロック信号入力端子からのテスト用クロックに基づいて、前記テストパターンに従ったテスト用ディジタル信号を発生し、ＤＡＣの入力側に供給する。 - 特許庁

According to the test pattern, voltage is applied by a voltage generating section 11 to each input terminal of a test workpiece 5.例文帳に追加

このテストパターンに従って電圧発生部１１にて被検査ワーク５の各入力端子に対して電圧を印加する。 - 特許庁

A pattern generating circuit generates a plurality of the same continuous pattern data of test rate in the generation of a test waveform at a general test rate on the basis of the clock of the test rate generated in a rate generator, and generates a plurality of different continuous pattern data of test rate in the generation of high-speed test waveform.例文帳に追加

パターン発生回路は、レート発生器で発生したテストレートのクロックに基づいて、通常のテストレートでテスト波形を生成するときはテストレートの複数の同じ連続パターンデータを発生し、高速のテスト波形を生成するときはテストレートの複数の異なる連続パターンデータを発生する。 - 特許庁

The input test pattern is inputted into the logic circuit prior to the replacement of the sequence circuit by the combination circuit, thereby generating an expectation value test pattern (step S3).例文帳に追加

そして、順序回路を組み合わせ回路で置換する前の論理回路に上記入力テストパターンを入力して期待値テストパターンを生成する（ステップＳ３）。 - 特許庁

This test pattern generator 10 for generating a test pattern for scan-testing the semiconductor integrated circuit is provided with a risky portion extracting part 110, and an ATPG 150 of a pattern generation executing part for executing the generation of the test pattern.例文帳に追加

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置１００は、危険箇所抽出部１１０と、テストパターンの生成を実行するパターン生成実行部であるＡＴＰＧ１５０を備える。 - 特許庁

A test pattern generating circuit 13 is provided with a first logical circuit group for generating random patterns for a plurality of channels corresponding to parallel signals, and test patterns generated by the test pattern generating circuit are fed to a transmitting circuit 12 in parallel.例文帳に追加

テストパターン発生回路（１３）において、パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第１論理回路群を設け、テストパターン発生回路で発生されたテストパターンをパラレル形式で送信回路（１２）に供給する。 - 特許庁

A test program and a test pattern generating program are downloaded into the CPU cores 2c and 3c of the LSI or the group of LSIs to generate test patterns by the test pattern generating program and diagnose internal function blocks etc.例文帳に追加

そして、上記ＬＳＩもしくは上記ＬＳＩ群のＣＰＵコア２ｃ，３ｃに試験プログラムおよび試験パターン生成プログラムをダウンロードし、上記試験パターン生成プログラムにより、試験パターンを発生させ、内部の機能ブロック等の診断を行う。 - 特許庁

To provide an inexpensive semiconductor testing device which saves a test pattern storage memory by generating a fast clock while generating a test pattern in slow test cycles and is further slow and small in the storage capacity of a test pattern storage circuit, and a semiconductor testing method using the device.例文帳に追加

低速なテスト周期でテストパターンを作成しながら高速なクロックを発生させることでテストパターン格納メモリの節約を実現し、さらに低速かつテストパターン記憶回路の記憶容量が少ない安価な半導体試験装置及びその装置を用いた半導体試験方法を提供する。 - 特許庁

A pulse pattern generator generating a test signal of specified pattern using a plurality of digital/analog converters and outputting the test signal to a test object is improved.例文帳に追加

本発明は、所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置に改良を加えたものである。 - 特許庁

The pickup 24 is first moved to a test recording area of an optical disk 22, switching it to a test pattern generating circuit 64 by a switching circuit 62 and a test pattern signal is recorded in the optical disk 22.例文帳に追加

まず、ピックアップ２４を光ディスク２２のテスト記録領域へ移動し、切り換え回路６２でテストパターン発生回路６４に切り換えて、テストパターン信号を光ディスク２２に記録する。 - 特許庁

A test image generating section 26 generates test image data including identification information of an image processor selected at the selecting section 25 and a test pattern.例文帳に追加

テスト画像生成部２６は、選択処理部２５が選択した画像処理装置の識別情報とテストパターンとを含むテスト画像データを生成する。 - 特許庁

METHOD OF GENERATING DELAY TROUBLE TEST PATTERN FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF INSPECTING DELAY TROUBLE THEREFOR例文帳に追加

半導体集積回路の遅延故障テストパターン生成方法および遅延故障検査方法 - 特許庁

METHOD FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR GENERATING TEST PATTERN AND ITS DEVICE AND PROGRAM例文帳に追加

半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム - 特許庁

A base pattern image is generated by a concentration parameter used for generating one base pattern image patch within the plurality of base pattern image patches arranged in the test printing image.例文帳に追加

試し刷り画像に配置された複数の地紋画像パッチのうち、一つの地紋画像パッチの生成に用いられた濃度パラメータで地紋画像を生成する。 - 特許庁

The semiconductor testing apparatus 1 has auxiliary pattern generating sections 12a-12d for temporarily storing the test pattern P1 generated by the pattern generation section 11, reading the stored test pattern according to individual test states of the devices to be tested 20a-20d, and outputting it as a test pattern used for the test of the devices to be tested 20a-20d.例文帳に追加

この半導体試験装置１は、パターン発生部１１で発生した試験パターンＰ１を一時的に記憶し、被試験デバイス２０ａ〜２０ｄの個別の試験状況に応じて、記憶した試験パターンを読み出して被試験デバイス２０ａ〜２０ｄの試験に用いる試験パターンとして出力する補助パターン発生部１２ａ〜１２ｄを備えている。 - 特許庁

A text pattern generating device 11 acquires a test pattern with pattern length based on an index value by automatic test pattern generation (ATPG) based on a net list 21 of an LSI, and extracts only a part related with a circuit function operation, and outputs it as a test pattern 18 for power analysis.例文帳に追加

ＬＳＩのネットリスト２１をもとに、テストパターン生成装置１１は、自動テストパターン生成（ＡＴＰＧ）により指標値に基づくパターン長のテストパターンを得、そのうち回路機能動作に関する部分のみを抽出して電力解析用テストパターン１８として出力する。 - 特許庁

A 1chipATPG executing means 110 produces a 1chipATPG test pattern 111 by using the conventional ATPG(automatic test pattern generating method) algorithm based on the new circuit information 102.例文帳に追加

１ｃｈｉｐＡＴＰＧ実行手段１１０は、新回路情報１０２に基づき、従来のＡＴＰＧアルゴリズムを用いて１ｃｈｉｐＡＴＰＧテストパタン１１１を生成する。 - 特許庁

A plurality of waveform generating circuits generates the test waveform of each continuous pattern data from the continuous pattern data generated in the pattern generating circuit and the clock for determining the change timing of each continuous pattern data generated in an edge generator.例文帳に追加

複数の波形発生回路は、パターン発生回路で発生した連続パターンデータと、エッジ発生器で発生した各連続パターンデータの変化タイミングを決定するクロックとから、各連続パターンデータのテスト波形を発生する。 - 特許庁

The projector comprises a test pattern projection part for projecting a prescribed test pattern to the projection surface, a focus changing part for moving the focus of the projector, and an imaging part for imaging the projected test pattern and generating a photographic image.例文帳に追加

プロジェクタは、所定のテストパターンを投写面上に投写するテストパターン投写部と、プロジェクタの焦点を移動させるフォーカス変更部と、投写されたテストパターンを撮像して撮影画像を生成する撮像部とを備えている。 - 特許庁

The same code pattern data generating means 10 generates code pattern data in the inside and generates the same code pattern data Do with the same codes based on the test pattern insertion data TD and the code pattern data.例文帳に追加

同符号パターンデータ生成手段１０は、符号パターンデータを内部で発生させ、試験パターン挿入データＴＤと符号パターンデータから、同符号を持つ同符号パターンデータＤｏを生成する。 - 特許庁

To improve the quality of testing by generating a test pattern which detects bridge failures of LSI, with high accuracy.例文帳に追加

ＬＳＩのブリッジ故障を高精度に検出するテストパターンを作成し、テストの品質を向上する。 - 特許庁

This device is provided with a test pattern generating section generating a test pattern consisting of plural steps, a test pattern applying section, a test deciding section, an address conversion section, and plural expansion fail memory section storing pass/fail map information consisting of plural steps converted by the address conversion section distributing for each step.例文帳に追加

本発明は、複数のステップからなるテストパターンを生成するテストパターン生成部と、テストパターン印加部と、テスト判定部と、アドレス変換部と、該アドレス変換部で変換された複数のステップからなるパス／フェイルマップ情報をステップ毎に振り分けて記憶する複数の拡張フェイルメモリ部とを備えたことを特徴とする。 - 特許庁

To provide a system for generating data patterns/test data, which avoid test omission and generate efficiently the data pattern/test data with high correlation among the data.例文帳に追加

テスト漏れを回避でき、データ間での相関性が高く、しかも効率良く生成でき、信頼性が保証されたデータパターン/テストデータを生成可能なシステムを提供する。 - 特許庁

The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加

複数の被測定デバイス１２に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス１２に共通の第１試験パターンデータを発生するパターン発生器１０１と、各被測定デバイス１２に個別の第２試験パターンデータを発生する記憶部１０３と、第１試験パターンデータと第２試験パターンデータのいずれかを選択する第１の選択回路１０５とを備えたことを特徴とする。 - 特許庁

One exclusive OR circuit is added to a circuit generating each bit of ECC bit data of 6 bits in an ECC bit generating section so that ECC bit data also is made a specific test pattern for a specific test pattern.例文帳に追加

ＥＣＣビット生成部における６ビットのＥＣＣビットデータの各ビットを生成する回路に、特定の検査パターンに対してＥＣＣビットデータも特定の検査パターンとなるように、排他的論理和回路を１つ追加した。 - 特許庁

To provide a semiconductor testing apparatus capable of concurrently generating an expectation value pattern and a determination mask pattern using pattern data stored in a pattern memory, thereby enhancing the flexibility in creating a test program and the efficiency of test.例文帳に追加

パターンメモリに記憶されたパターンデータを用いて期待値パターンと判定マスクパターンとを同時に生成することができ、これにより試験プログラム作成の自由度及び試験効率を高めることができる半導体試験装置を提供する。 - 特許庁

To provide a pattern generator and capable of generating test pattern data by an interleave method without having to analyze or creating internal operations for pattern generation for each interleave operation, and to provide a pattern generating method.例文帳に追加

パターン生成のための内部演算をインターリーブ動作の各々に対して分析して作成しなくても、インターリーブ方式でテストパターンデータの生成が可能な半導体テストのためのパターン生成装置及びパターン生成方法を提供する。 - 特許庁

When generating the base pattern image, whether the base pattern image is to be generated by the density parameter having been used for generating which base pattern image patch out of the plurality of base pattern image patches arranged in the test printing image, is determined based on the selection of a user.例文帳に追加

そして、地紋画像を生成するにあたり、試し刷り画像に配置された複数の地紋画像パッチのうち、どの一つの地紋画像パッチの生成に用いられた濃度パラメータで生成するかはユーザの選択に基づく。 - 特許庁

To test step-out or the like in a short time, by generating a test pattern, which is specified in verification of faults such as the step-out in a high-speed serial transfer device, and by successively transferring the test pattern in a target device.例文帳に追加

高速シリアル転送デバイスでの同期外れ等障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れ等を短時間に検証可能とする。 - 特許庁