「third circuit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A third switch SW3 is provided between the input terminal P1 of the current mirror circuit 14 and the power supply terminal VDD.例文帳に追加

３スイッチＳＷ３は、カレントミラー回路１４の入力端子Ｐ１と電源端子ＶＤＤの間に設けられる。 - 特許庁

One of the columns further includes a bistable regenerative circuit coupled to a first, a second, a third, and a fourth signal lines.例文帳に追加

その列のうちの1つが、第1、第2、第3および第4の信号線に結合される双安定再生回路をさらに備える。 - 特許庁

A three-dimensional semiconductor integrated circuit has laminated first to third chips 11, 12 and 13.例文帳に追加

本発明の例に係る三次元半導体集積回路は、積み重ねられる第一乃至第三チップ１１，１２，１３を有する。 - 特許庁

The first-third electronic circuit boards 6-1 to 6-3 are rigid boards, and pass through the opening parts 3d and 3e separately.例文帳に追加

また、第１〜第３の電子回路基板６−１〜６−３は、リジット基板であり、開口部３ｄ，３ｅを貫通している。 - 特許庁

A first IF signal, outputted from a first IF amplifier circuit 5 before inputted to a second mixer 7, is inputted to a third IF amplifier circuit 11, and the outputs of the first IF signal and a third IF signal outputted from the third IF amplifier circuit 11 are inputted to a level-detecting circuit 10, and outputted as S-meter output indicating the input field intensity.例文帳に追加

第２の混合器７に入力される前の第１のＩＦ増幅回路５から出力された第１のＩＦ信号を、第３のＩＦ増幅回路１１に入力させ、前記第１のＩＦ信号および第３のＩＦ増幅回路１１から出力された第３のＩＦ信号の出力をレベル検出回路１０に入力して入力電界強度を表すＳメータ出力として出力する。 - 特許庁

The semiconductor integrated circuit 1 comprises first, second and third operation voltage supply terminals 21, 22 and 23, first, second and third internal circuits 11, 12 and 13, first, second and third static electricity protection circuits 41, 42 and 43, and a connection middle point Cd.例文帳に追加

半導体集積回路１は、第１と第２と第３の動作電圧供給端子２１、２２、２３と、第１と第２と第３の内部回路１１、１２、１３と、第１と第２と第３の静電保護回路４１、４２、４３と、接続中Ｃｄとを具備する。 - 特許庁

Before an actuation signal is supplied from a third control circuit 128 to the first control circuit 120, a control signal for making a clock signal output from the clock signal generating circuit 122 into the reference clock signal of clock frequency allowing the polygon motor 110 to rotate at a previously set rotational frequency is supplied from the third control circuit 128 to the second control circuit 124.例文帳に追加

第３の制御回路１２８から起動信号を第１の制御回路１２０に供給する前にクロック信号発生回路１２２から出力されるクロック信号をポリゴンモータ１１０が予め設定された回転数となるクロック周波数の基準クロック信号にするための制御信号を当該第３の制御回路１２８から第２の制御回路１２４に供給する。 - 特許庁

Control terminals of the first and second switching devices are coupled to a first circuit node and a control terminal of the third switching device is coupled to a second circuit node.例文帳に追加

第１および第２のスイッチング素子の制御端子は、第１の回路ノードに結合され、第３のスイッチング素子の制御端子は、第２の回路ノードに結合される。 - 特許庁

Capacitors 14, 16 in a part of capacitors 12, 14, 16 of the electronic circuit 1 are excluded (third step) and an EMC measurement is performed on the electronic circuit 1 (fourth step).例文帳に追加

電子回路１のコンデンサ１２，１４，１６の一部であるコンデンサ１４，１６削除を行い（第３工程）、その電子回路１に対しＥＭＣ測定を行う（第４工程）。 - 特許庁

The evaluation wiring is detached by the on-off of the first to third switch circuits, and the output from the input circuit is connected directly to the input to the latch circuit.例文帳に追加

第１〜第３スイッチ回路をオン、オフ、オフすることで、評価用配線は切り離され、入力回路の出力はラッチ回路の入力に直接接続される。 - 特許庁

The common-mode signal suppressing circuit is also provided with an inverse-phase signal transmitting circuit 15, connected to the third winding 13 and connected to the conductive wires 3, 4.例文帳に追加

コモンモード信号抑制回路は、更に、第３の巻線１３に接続されると共に、導電線３，４に接続された逆相信号伝送回路１５を備えている。 - 特許庁

A delay circuit 16 outputs a third echo signal by delaying the plurality of second echo signals output from the multi-tap delay circuit 14 just for a delay time t3, respectively.例文帳に追加

遅延回路１６は、マルチタップ遅延回路１４から出力される複数の第２エコー信号をそれぞれ遅延時間ｔ３だけ遅延させて第３エコー信号を出力する。 - 特許庁

A series-connected circuit (snubber circuit )6 composed of a resistor 6a and the third capacitor 6b is connected in parallel with the first capacitor 2a on the power source side rather than a current detector 5.例文帳に追加

電流検出器５よりも電源側に、抵抗６ａと第３コンデンサ６ｂとの直列接続回路（スナバ回路）６を第１コンデンサ２ａと並列に接続している。 - 特許庁

With this structure, the necessity of using a conventional charge pump circuit is eliminated, and structure can be simplified, while securing characteristic as a power source for the third FET drive circuit.例文帳に追加

これにより、従来のようなチャージポンプ回路を用いる必要がなくなり、サードＦＥＴドライバ回路用電源として特性を確保しつつ、構成を簡素化することができる。 - 特許庁

The polarity of output of the inverter circuit 30 is switched by first and third switching elements SW1, SW3 positioned on the high potential side of the inverter circuit 30.例文帳に追加

インバータ回路３０の高電位側に位置する第１及び第３のスイッチング素子ＳＷ１、ＳＷ３によって、インバータ回路３０の出力の極性を切り替える。 - 特許庁

The short circuit detection unit generates a third control signal by comparing a magnitude of a voltage of the second output terminal with a magnitude of a reference voltage during the short circuit detection period.例文帳に追加

短絡感知部は短絡探知区間の間、第２出力端子の電圧の大きさと基準電圧の大きさとを比較して第３制御信号を生成する。 - 特許庁

Each of the first resistor R3 and the third resistor R4 includes a variable resistance circuit and a resistance value of the variable resistance circuit is adjusted by a trimming signal.例文帳に追加

第１の抵抗Ｒ３および第３の抵抗Ｒ４は、共に可変抵抗回路で構成され、可変抵抗回路の抵抗値は、トリミング信号によって調整される。 - 特許庁

A third transfer gate 15 is also formed which supplies the output of the high voltage generation circuit 10 to the source line SL without passing through a high voltage switching circuit 11.例文帳に追加

また、高電圧発生回路１０の出力を、高電圧スイッチング回路１１を介さずにソース線ＳＬに供給する第３の転送ゲート１５が設けられている。 - 特許庁

A data output control circuit 6 controls input/output of data from/to the outside by the reversed signal and the read/write signal outputted by the third buffer circuit 3.例文帳に追加

データ出力コントロール回路６は、第３のバッファ回路３から出力される反転信号及びリード−ライト信号によって、データの外部との入出力を制御する。 - 特許庁

The first land and the third land are jointed by solder 50 while the front end of the first printed-circuit board 30 and the other main face of the second printed-circuit board 40 are in opposition.例文帳に追加

第１ランドと第３ランドとは、第１プリント基板３０の前端と第２プリント基板４０の他方の主面とが対峙した状態で半田５０で接合されている。 - 特許庁

A bridge circuit 19 of first - sixth auxiliary switches Q_1-Q_6 is connected to connection points A_1, A_2, and A_3 of a bridge 3 of the conversion circuit 4 through first, second, and third auxiliary reactors Lu, Lv, and Lw.例文帳に追加

変換回路4のブリッジ3の接続点A1、A2、A3に第1、第2及び第3の補助リアクトルLu、Lv、Lwを介して第1〜第6の補助スイッチQ1〜Q6のブリッジ回路１９を接続する。 - 特許庁

A third latch circuit 110 capable of holding an output signal of a sense amplifier 108 and transmitting it to output circuit 111, 112 is arranged at a post stage of the sense amplifier 108.例文帳に追加

センスアンプ（１０８）の後段には、上記センスアンプの出力信号を保持して出力回路（１１１，１１２）に伝達可能な第３ラッチ回路（１１０）を配置する。 - 特許庁

Then, by a switching of a switch circuit portion 25, a circuit is constituted of the first electric cable 41 and a third electric cable 43, and an illumination lamp 36 is placed under a lit on state.例文帳に追加

すると、スイッチ回路部２５のスイッチングにより、第１電気ケーブル４１と第３電気ケーブル４３とで回路が構成されて、照明ランプ３６が点灯状態になる。 - 特許庁

A fourth circuit 21d is configured, to correct at least one of the in-phase signal and the orthogonal signal, according to the phase shift detected by the third circuit 21c.例文帳に追加

第４の回路２１ｄは、第３の回路２１ｃにより検出された位相ずれに応じて同相信号または直交信号の少なくとも一方を補正する。 - 特許庁

The third internal circuit is configured by a plurality of circuit modules, and can be controlled by the central processing unit and the event link controller in parallel.例文帳に追加

前記第３の内部回路は、複数の回路モジュールで構成され、前記中央処理装置と前記イベントリンクコントローラにより並列に制御されることが可能である。 - 特許庁

The voltage V_COMC2 has a mean value of a voltage V_COMH output by a second power circuit 20 and a voltage V_COML2 output by the third power circuit 300.例文帳に追加

電圧Ｖ_ＣＯＭＣ２は、第２の電源回路２０が出力する電圧Ｖ_ＣＯＭＨと第３の電源回路３００が出力する電圧Ｖ_ＣＯＭＬ２との平均値である。 - 特許庁

To provide an authentication system which maintains the smallness of a circuit scale being an advantage of the conventional configuration while preventing the third party from illegally analyzing an authentication circuit.例文帳に追加

認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した認証システムを提供する。 - 特許庁

Thus, the signal generating circuit can obtain the sine wave signal wherein the third harmonic being a most influencing factor of the spurious radiation is reduced with a small circuit area.例文帳に追加

これにより、スプリアスの発生要因として最も影響の大きい第３次高調波が低減された正弦波状の信号を、小さな回路面積で得ることができる。 - 特許庁

The output restricting function circuit 50 has possibility of being removed from an processor body on purpose by a third party and being replaced with another false output restricting circuit 50.例文帳に追加

出力規制回路５０は、第３者によって、装置本体から故意に取り外され、偽装された他の出力規制回路５０を取り付けられる可能性がある。 - 特許庁

The operational amplifier includes: a first amplifier section including a differential pair, a common base amplifier circuit in cascade connection to the differential pair, and an active load; a second stage amplifier section including an emitter follower circuit and a constant load circuit; and a third stage amplifier section including a source follower circuit or an emitter follower circuit.例文帳に追加

差動対と、当該差動対にカスコード接続されたベース接地増幅回路と、アクティブ負荷を含む初段増幅部と、エミッタフォロア回路と定電流負荷回路を備えたインバータを含む２段目増幅部と、ソースフォロア回路又はエミッタフォロア回路を含む３段目増幅部を備えた演算増幅器。 - 特許庁

Between a memory controller circuit 11 mounted on a first circuit board layer 12 and a memory element 31 mounted on a third circuit board layer 32 for example, an input changeover circuit 21 mounted on a second circuit board layer 22 is arranged as an interface for the memory element 31.例文帳に追加

たとえば、１層目の回路基板層１２上に搭載されたメモリコントローラ回路１１と、３層目の回路基板層３２上に搭載されたメモリ素子３１との間に、上記メモリ素子３１のインターフェイスとして、２層目の回路基板層２２上に搭載された入力切り替え回路２１を配置する。 - 特許庁

An inflection point control circuit (6) outputs an output signal for controlling an inflection point temperature Ti of an approximate third-order function generating circuit (3), the primary temperature characteristic circuit (4) and the approximate fourth/fifth-order temperature characteristic circuit (7).例文帳に追加

変極点調整回路（６）は、前記近似３次関数生成回路（３）と前記１次温度特性回路（４）と前記近似４次５次温度特性回路（７）の変極点温度Ｔｉの値を調整するための出力信号を出力する。 - 特許庁

The third circulation circuit C3 is selected as the circulation circuit right after start of the engine E and the second circulation circuit C2 is selected as the circulation circuit when a second temperature condition is satisfied after that, in seasons other than winter.例文帳に追加

一方、冬季以外の条件には、エンジンＥの始動直後の循環回路として、上記第３の循環回路Ｃ３を選択し、その後に第２の温度条件が満たされたときの循環回路として、上記第２の循環回路Ｃ２を選択する。 - 特許庁

A series circuit of first and second switches Q1 and Q2, a series circuit of third and fourth switches Q3 and Q4, a series circuit of fifth and sixth switches Q5 and Q6 and a series circuit of seventh and eighth switches Q7 and Q8 are arranged in the apparatus.例文帳に追加

第１及び第２のスイッチＱ1 、Ｑ2 の直列回路、第３及び第４のスイッチＱ3 、Ｑ4 の直列回路、第５及び第６のスイッチＱ5 、Ｑ6 の直列回路と、第７及び第８のスイッチＱ７ 、Ｑ８ の直列回路とを設ける。 - 特許庁

A logic circuit 16 to be connected with each output of the first, second and third processing circuit generates a control signal to indicate presence/absence of necessary phase relation among the clock signal and the first, second and third versions of the specified signal.例文帳に追加

それら第１、第２および第３の処理回路の各々の出力に接続される論理回路１６は、該クロック信号と、所定の信号の第１、第２および第３のバージョンとの間に必要な位相関係の有無を示す制御信号を生成する。 - 特許庁

Successively, by charges remaining in the capacitor 31, third electrolysis is performed at a pair 23 of electrodes in a third electrolytic circuit E3, and the charges further remaining in the capacitor 31 are thereafter extinguished in a charge extinguishing circuit E4.例文帳に追加

続いて、コンデンサ３１に残留している電荷によって第３電解回路Ｅ３の電極対２３での３番目の電気分解が行われ、その後なおもコンデンサ３１に残留している電荷は電荷消滅回路Ｅ４において消滅される。 - 特許庁

Then, after the lapse of a second period, whether or not the second enable signal is the second value is determined, and when it is the second value, a third enable signal set to a third value is supplied to an analog circuit, and the analog circuit is set to the sleep mode.例文帳に追加

次に、第２の期間経過後に第２のイネーブル信号が第２の値であるか否かを判定し、第２の値である場合、第３の値に設定された第３のイネーブル信号をアナログ回路に供給し、アナログ回路をスリープモードに設定する。 - 特許庁

An in-plane unevenness compensation value determining circuit 302 replaces a pixel value included in the third image data by a fourth pixel value, corresponding to the third pixel value matches the pixel value included in the third image data, based on the correspondence relation stored in a two-dimensional LUT 401, and outputs the third image data, after the replacement to the exposure device 19.例文帳に追加

面内むら補正値決定回路３０２は、２次元ＬＵＴ４０１に記憶されている対応関係に基づいて、第３の画像データに含まれる画素値に合致する第３の画素値に対応する第４の画素値で当該画素値を置換し、置換後の第３の画像データを露光装置１９に出力する。 - 特許庁

A series circuit of first and second switches Q1, Q2, a series circuit of third and fourth switches Q3, Q4, a series circuit of fifth and sixth switches Q5, Q6, and a capacitor C are connected in parallel with one another.例文帳に追加

第１及び第２のスイッチＱ１ 、Ｑ２ の直列回路、第３及び第４のスイッチＱ３ 、Ｑ４ の直列回路、第５及び第６のスイッチＱ５ 、Ｑ６ の直列回路、及びコンデンサＣを互いに並列に接続する。 - 特許庁

A distribution circuit 12 adjusts the power of a signal to be input to the first amplifying circuit 11a within a range wherein the input power and the output power of the first amplifying circuit 11a are proportional at the time of the third action.例文帳に追加

分配回路１２は、第３動作時において、第１増幅回路１１ａに入力させる信号の電力を、第１増幅回路１１ａの入力電力と出力電力が比例する範囲に調整する。 - 特許庁

A DC-DC conversion circuit CONV-2 having an isolation transformer T1 is connected between the series circuit of the seventh and eighth switches Q7 and Q8 and the series circuit of the third and fourth switches Q3 and Q4.例文帳に追加

第７及び第８のスイッチＱ７ 、Ｑ８ の直列回路と第３及び第４のスイッチＱ3 、Ｑ4 の直列回路との間に絶縁トランスＴ１を有するＤＣ−ＤＣ変換回路ＣＯＮＶ−２を接続する。 - 特許庁

A third matching circuit 112 and a fourth matching circuit 122 are comprised of a distribution constant circuit such as a microstrip line and formed so that a characteristic impedance becomes Z0 and a line length becomes a 1/4 wavelength.例文帳に追加

第３整合回路１１２及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。 - 特許庁

The voltage conversion circuit includes: a rectifying circuit 2 for rectifying AC first voltage and outputting DC second voltage, and a voltage step-down circuit 3 for stepping-down the second voltage and outputting DC third voltage.例文帳に追加

電圧変換回路は、交流の第１電圧を整流して直流の第２電圧を出力する整流回路２と、第２電圧を降圧して直流の第３電圧を出力する降圧回路３とを備える。 - 特許庁

A fluid system unit to be used in a hemocytometer comprises a sampling valve unit A, a first fluid circuit unit B, a second fluid circuit unit C, a third fluid circuit unit D and a syringe pump unit E.例文帳に追加

流体系ユニットは、血球計数装置に用いられるものであり、サンプリングバルブユニットＡ、第１流体回路ユニットＢ、第２流体回路ユニットＣ、第３流体回路ユニットＤ、及びシリンジポンプユニットＥを備えてなる。 - 特許庁

For a first passive component 10A, a second parallel resonance circuit 16B having a resonance frequency close to the passing band among a first parallel resonance circuit to a third parallel resonance circuit is formed at a position described below.例文帳に追加

第１受動部品１０Ａは、第１並列共振回路〜第３並列共振回路のうち、通過帯域に近い共振周波数を有する第２並列共振回路１６Ｂを、以下の位置に形成するようにしている。 - 特許庁