「variable resistive element」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a variable resistive element which is suitable for the shunt resistor of a magneto-resistance effect element, and whose resistance value can be set correspondingly to the resistor value (RA value) of the magneto-resistance effect element after it is worked as the element.例文帳に追加

磁気抵抗効果素子のシャント抵抗として好適な可変抵抗素子であって、素子として加工された後の磁気抵抗効果素子の抵抗値（ＲＡ値）に対応させて、抵抗値の設定が可能な可変抵抗素子を提供する。 - 特許庁

A comparison voltage generation part 202 includes a variable resistive element R1 which is connected between a power supply voltage V_DD and a non-inverting input terminal of an operational amplifier 203.例文帳に追加

比較電圧生成部２０２は、電源電圧Ｖ_ＤＤとオペアンプ２０３の非反転入力端子間に接続された可変抵抗素子Ｒ１を備える。 - 特許庁

To provide a variable resistive element, which can be changed continuously in resistance and furthermore almost linearly changed in resistance corresponding to an applied voltage.例文帳に追加

抵抗値が連続的に変化でき、さらに抵抗値が印加電圧に対してほぼ直線的に変化できるようにした可変抵抗素子の提供。 - 特許庁

On a semiconductor substrate 11, a first electrode 14, a second electrode 17, and a variable resistive element 51 formed between the both electrodes are provided.例文帳に追加

半導体基板１１上に、第１電極１４、第２電極１７、及び前記両電極の間に形成される可変抵抗体５１を有する。 - 特許庁

The control circuits 2 and 3, by making the falling shapes of the first and second voltage pulse be different from each other, change the variable resistive element VR from the first resistance value to the second resistance value by the first voltage pulse, and change the variable resistive element VR from the second resistance value to the first resistance value by the second voltage pulse.例文帳に追加

制御回路２，３は、第１及び第２の電圧パルスの立ち下り形状を異ならせることにより、第１の電圧パルスにより可変抵抗素子ＶＲを第１の抵抗値から第２の抵抗値に変化させ、第２の電圧パルスにより可変抵抗素子ＶＲを第２の抵抗値から第１の抵抗値に変化させる。 - 特許庁

The semiconductor storage device is achieved, which suppresses a deterioration in a reading margin by repairing a fluctuation from the initial resistive state about at least one resistive state of the variable resistive element with the application of the reforming voltage pulse and recovering a switching characteristic.例文帳に追加

当該リフォーミング電圧パルスの印加により、前記可変抵抗素子の少なくとも一つの抵抗状態に対して初期抵抗状態からの変動が修復され、スイッチング特性が回復し、これにより読み出しマージンの低下が抑制された半導体記憶装置が実現される。 - 特許庁

The memory cell is constituted of a variable resistor element 1, a MOS transistors 2 as a switching element which controls voltage applied to both ends of the variable resistor element 1, and a resistive element 6 with nonlinear current voltage property which is connected between the MOS transistor 2 and the variable resistor elements 1 (or connected to the drain side of the MOS transistor 2 in series).例文帳に追加

可変抵抗素子１と、可変抵抗素子１の両端に印加する電圧を制御するスイッチング素子としてのＭＯＳトランジスタ２と、可変抵抗素子１とＭＯＳトランジスタ２との間（又はＭＯＳトランジスタ２のドレイン側）に直列に接続された、非線形電流電圧特性を有する抵抗素子６とを備えるメモリセルとして構成した。 - 特許庁

There is provided a reduction treating process to the variable resistor in anywhere of a process step after forming a film of a variable resistor material, thereby raising the resistance value of the variable resistive element which becomes low too much in the conventional manufacturing method.例文帳に追加

可変抵抗体材料を成膜した以降の工程ステップのどこかに、可変抵抗体に対する還元処理工程を設けたので、従来の製造方法では低すぎた可変抵抗素子の抵抗値を上昇させることが可能となった。 - 特許庁

After the control direct current voltage has been superimposed and transmitted to the coaxial cable 30 from the antenna controller 10 via the resistive element R101, the control direct current voltage are applied to the variable capacity diodes D1 and D2 via the respective resistive elements R1 and R2.例文帳に追加

制御直流電圧はアンテナコントローラ１０から抵抗素子Ｒ１０１を介して同軸ケーブル３０に重畳させて伝送された後、各抵抗素子Ｒ１，Ｒ２を介して可変容量ダイオードＤ１，Ｄ２に印加される。 - 特許庁

The coil 3 is formed on an insulating material 2 formed on a principal side of a silicon board 1, and the variable resistive element 6 is provided to the open end of the coil 3.例文帳に追加

コイル３は、シリコン基板１の一主面に形成された絶縁性材料２上に形成され、可変抵抗素子６は、コイル３の開放端に設けられる。 - 特許庁

The fluctuations in production variations of the resistance value of the polysilicon resistive element 1 is cancelled by the variable adjustment of the resistance value of the P-type MOS transistor 2, and the combined resistance of the polysilicon resistive element 1 and the P-type MOS transistor 2 is adjusted to the characteristic impedance of the transmission line with high accuracy.例文帳に追加

ポリシリコン抵抗素子１の抵抗値の製造ばらつきの変動は、前記Ｐ型ＭＯＳトランジスタ２の抵抗値の可変調整によって吸収され、ポリシリコン抵抗素子１とＰ型ＭＯＳトランジスタ２との合成抵抗は前記伝送路の特性インピーダンスに高精度に調整される。 - 特許庁

Otherwise, the metal oxide consisting of at least one of element among group VI transition metal elements and at least one of element among groups I, II, VII, and VIII transition metal elements are used for the variable resistive film 2.例文帳に追加

また、可変抵抗膜２には、VI族の遷移金属元素のうち少なくとも１種の元素と、Ｉ族，II族，VII族，VIII族の遷移金属元素のうち少なくとも１種の元素とからなる金属酸化物が用いられる。 - 特許庁

An electrically conducting interconnect element is deposited onto at least selected vertical pillar transistors and a non-volatile variable resistive memory cell is deposited onto the electrically conducting interconnect element to form a vertical transistor memory array.例文帳に追加

導電相互接続素子が、少なくとも選択された縦型ピラートランジスタ上に堆積されるとともに、不揮発性可変抵抗メモリセルが、導電相互接続素子上に堆積されて、縦型トランジスタメモリアレイを形成する。 - 特許庁

A resistance value of the variable resistive element R1 is subjected to feedback control by CPU so that the comparing voltage input into the non-inverting input terminal of the operational amplifier 203 becomes a prescribed value.例文帳に追加

可変抵抗素子Ｒ１の抵抗値は、オペアンプ２０３の非反転入力端子に入力される比較電圧が所定値になるように、ＣＰＵによりフィードバック制御される。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of changing the direction of a current of a variable resistive element, and executing erasing (resetting) in a memory cell string unit, and its data erasing method.例文帳に追加

可変抵抗素子の電流の向きを変えることができ、メモリセル列単位で消去（リセット）することができる不揮発性半導体記憶装置およびそのデータ消去方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device using a variable resistive element which lowers a forming voltage for forming a conduction portion within a metal oxide without increasing a leak current.例文帳に追加

リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下する可変抵抗素子を用いた不揮発性半導体記憶装置を提供する。 - 特許庁

A variable resistive element 2 is configured such that a resistance change layer 13 and a low resistance layer 14 contacting with a second electrode are held between a first electrode 12a and the second electrode 14.例文帳に追加

可変抵抗素子２は、第１電極１２ａと第２電極１４の間に抵抗変化層１３、及び、第２電極と接する低抵抗層１４を挟持して構成される。 - 特許庁

To enhance a signal transmission characteristic by compensating an effect of a parasitic component subordinating to a variable resistive element among three resistors being components of a π-type signal attenuator.例文帳に追加

π型信号減衰器を構成する３個組の抵抗体のうち、可変抵抗素子に付随する寄生成分の影響を補償することにより、信号伝達特性を改善することにある。 - 特許庁

To provide a manufacturing method of a nonvolatile semiconductor memory device capable of suppressing power consumption and reducing switch malfunctions using a carbon nanotube as a variable resistive element.例文帳に追加

カーボンナノチューブを可変抵抗素子として用い消費電力の抑制とスイッチの誤作動の低減を両立した不揮発性半導体記憶装置の製造方法を提供する。 - 特許庁

A terminal t2 is connected to a source line S, and a terminal t3 is connected to any one terminal among the terminal d2 of the diode D, the terminal r1 or r2 of the variable resistive element R.例文帳に追加

また、端子ｔ２がソース線Ｓに接続し、端子ｔ３は、ダイオードＤの端子ｄ２、可変抵抗素子Ｒの端子ｒ１またはｒ２のいずれか一の端子に接続する。 - 特許庁

To provide a circuit which correctly sets and controls a capacity value of a variable capacity provided in order to permit the fluctuation of element values of a resistive element and a capacity element caused by a manufacturing error and temperature characteristics in a semiconductor integrated circuit by a simple circuit.例文帳に追加

半導体集積回路における抵抗素子および容量素子の製造誤差および温度特性による素子値の変動を許容するために設けた可変容量の容量値を簡易な回路で正確に設定し制御する回路を提供する。 - 特許庁

To provide a semiconductor storage device provided with a variable resistive element capable of performing stable rewrite operation by reducing variance of resistance values of storage data due to switching operation of several times.例文帳に追加

多数回のスイッチング動作による記憶データの抵抗値のばらつきが低減され、安定な書き換え動作を行なうことができる、可変抵抗素子を備えた半導体記憶装置を提供する。 - 特許庁

To provide a method for manufacturing a nonvolatile semiconductor memory device capable of suppressing variations in resistance value according to the difference of a PCMO crystallinity of a variable resistive element and completely securing a circuit operational margin.例文帳に追加

可変抵抗体のＰＣＭＯ結晶化度の違いによる抵抗値バラツキを抑え、回路動作マージンを十分確保することができる不揮発性半導体記憶装置の製造方法を提供する。 - 特許庁

The operational amplifier circuit 122A further includes a variable resistive element 21 connected between at least one of the differential transistor 100 and the differential transistor 101 and the drain of the current source transistor 102.例文帳に追加

演算増幅回路１２２Ａは、さらに、差動トランジスタ１００及び差動トランジスタ１０１の少なくとも一方と、電流源トランジスタ１０２のドレインとの間に接続された可変抵抗素子２１を備える。 - 特許庁

To provide a resistance-variable functional body that serves as a resistive element, which is equipped with nano dots excellent in thermal stability, and is changed in electrical resistance before and after a low voltage is applied and to provide its manufacturing method.例文帳に追加

熱安定性に優れたナノドットを備える抵抗素子であって低電圧の印加前後で電気抵抗が変化する抵抗変化機能体およびその製造方法を提供すること。 - 特許庁

A nonvolatile semiconductor memory cell 20 corresponding to input address information has a variable resistive element 14 comprising materials having a perovskite type crystal structure, in which resistance values between electrodes change reversibly by voltage values impressed between a pair of electrodes, and the resistance values are sustained after impression of the voltage; and a MOS transistor in which the variable resistive element 14 and a drain area 13 which is a driving area are connected.例文帳に追加

入力アドレス情報に対応した不揮発性半導体メモリセル２０は、一対の電極間に印加される電圧値によって、電極間の抵抗値が可逆的に変化し、電圧印加後も抵抗値を保持するペロブスカイト型結晶構造を有する材料から成る可変抵抗素子１４と、その可変抵抗素子１４と駆動領域であるドレイン領域１３とが接続されたＭＯＳトランジスタとを有する。 - 特許庁

A ceramic resistor 24 is formed by printing and baking a resistive element 7 on a ceramic substrate 20 and consists of fixed resistance parts 7a, 7c, 7e, 7f, 7h, variable resistance parts 7b, 7d, 7g, an input electrode 21a, and ground electrodes 21b, 21c.例文帳に追加

セラミック抵抗器２４は、セラミック基板２０に抵抗体７を印刷焼成したもので、固定抵抗部７ａ，７ｃ，７ｅ，７ｆ，７ｈ、可変抵抗部７ｂ，７ｄ，７ｇ、入力電極２１ａ、グランド電極２１ｂ，２１ｃより構成される。 - 特許庁

A stored charge discharge circuit 20 has each node N1 of a plurality of pixel circuits 10 belonging to the same pixel group, and a node N2 connected via a charge discharging gate DG functioning as a variable resistive element.例文帳に追加

蓄積電荷排出回路２０は、同一の画素グループに属する複数個の画素回路１０の各ノードＮ１と、可変抵抗素子として機能する電荷排出ゲートＤＧを介して接続されるノードＮ２を有する。 - 特許庁

Further, the variable current source control section 32 controls a variable current source 33 to adjust a current flowing through the resistive element R11 in a way of minimizing an output offset voltage on the basis of an output signal of a comparator 31 thereby adjusting a voltage at the output reference voltage input terminal T6.例文帳に追加

さらに可変電流源制御部３２は、コンパレータ３１の出力信号に基づいて出力オフセット電圧が最小になるように、可変電流源３３を制御して抵抗素子Ｒ１１を流れる電流を調整して出力基準電圧入力端子Ｔ６の電圧を調整する。 - 特許庁

A variable resistive element 2 is configured by sandwiching a resistance change layer (first metal oxide film) 13 and a control layer (second metal oxide film) 14 in contact with a first electrode 15 between the first electrode 15 and a second electrode 12.例文帳に追加

可変抵抗素子２は、第１電極１５と第２電極１２の間に抵抗変化層（第１の金属酸化物膜）１３、及び、第１電極１５と接する制御層（第２の金属酸化物膜）１４を挟持して構成される。 - 特許庁

To provide a non-volatile semiconductor memory device including a variable resistive element which reduces the variation in the resistance values among elements, restrains read-out disturbance in a high-resistance state, and performs stable switching operation at high speed.例文帳に追加

素子間の抵抗値のバラツキを軽減すると共に、高抵抗状態の読み出しディスターブを抑制し、安定したスイッチング動作を高速で行うことのできる可変抵抗素子を備えた不揮発性半導体記憶装置を実現する。 - 特許庁

Data writing is carried out by changing writing conditions by a writing condition setting circuit (5) after reading written data under control of a writing control circuit (4) at the time of the data writing of a variable resistive element type memory cell (M) of a memory cell array (1).例文帳に追加

メモリセルアレイ（１）の可変抵抗素子型メモリセル（Ｍ）のデータの書込時、書込制御回路（４）の制御の下に書込データを読出した後、書込条件設定回路（５）により書込条件を変更してデータの書込を実行する。 - 特許庁

Since the timing of pulse change which is represented by reset release can be set to be variable by an external resistive element, no such delay time as depends on the time constant that uses a large external capacitive element is required, resulting in no shorter time delay before the pulse change represented by reset release at the time of momentary interruption of power supply.例文帳に追加

外付け抵抗素子によってリセット解除に代表されるパルス変化のタイミングを可変に設定することができ、それは、大きな外付け容量素子を用いる時定数に依存する遅延時間を必要とせず、故に、電源瞬停時にリセット解除に代表されるパルス変化までの遅延時間は短くならない。 - 特許庁

To provide a downsized temperature variable attenuator having a simple structure by adopting a circuit mainly using distributed constants such as a microstrip line and a coplanar line so as to keep the specified impedance constant only with one temperature variable resistive element, thereby adjusting the attenuation depending on temperature and stabilizing a temperature compensation operation of an amplifier.例文帳に追加

本発明はマイクロストリップラインや、コプレーナラインのような、主に分布定数を使用する回路を採用することにより、１個の温度可変抵抗素子を用いるのみで、特定インピーダンスが一定に保ちつつ、温度に応じて減衰量を調整できるようにして、増幅器の温度補償動作を安定させ、小型で、構造が簡単な温度可変型減衰器を得るにある。 - 特許庁

The temperature variable attenuator comprises: a board of a nearly square shape; a ground electrode formed to cover a bottom face of the board except nearly both sides in the center; the temperature variable resistive element placed nearly in the middle of an upper face of the board; and a signal electrode whose both ends are placed at both sides nearly in the middle of the board wherein no ground electrode is formed.例文帳に追加

ほぼ方形状の基板と、この基板の底面のほぼ中央両側部を除く部位を覆うように形成されたグランド電極と、前記基板の上面ほぼ中央部に温度可変抵抗素子を備えた両端部が該基板の前記グランド電極の形成されていないほぼ中央両側部に位置する信号用電極とで温度可変型減衰器を構成している。 - 特許庁

Thereafter, a variable resistive element 104 is formed in the first opening 128 and a via hole to connect to the third metal wiring (bit line) 120, in the second opening 129, at the same time, by performing back-etching until a surface of the second metal wiring 121 is exposed at the bottom of the second opening.例文帳に追加

その後、第２の開口部の底部に第２の金属配線１２１の表面が露出するまでエッチバックを行うことで、第１の開口部１２８内に可変抵抗素子１０４を、第２の開口部１２９内に第３の金属配線（ビット線）１２０と接続するための導通孔を、同時に形成する。 - 特許庁

The nonvolatile semiconductor memory device according to an embodiment includes: a memory cell MC-sel that consists of a variable resistive element VR and a capacitor CP which are connected in series between first and second conductive wires WL1 and BL1; and control circuits 2 and 3 which apply the first or second voltage pulse to the memory cell MC-sel.例文帳に追加

実施形態に係わる不揮発性半導体記憶装置は、第１及び第２の導電線ＷＬ１，ＢＬ１間に直列接続される可変抵抗素子ＶＲ及びキャパシタＣＰから構成されるメモリセルＭＣ−ｓｅｌと、メモリセルＭＣ−ｓｅｌに第１又は第２の電圧パルスを印加する制御回路２，３とを備える。 - 特許庁

The variable resistive element has a variable resistor 13 sandwiched between a first electrode 12 and a second electrode 14 and varies in electric resistance between both the electrodes since a voltage pulse is applied between both the electrodes, wherein the variable resistor 13 is made of oxide of a material containing transition metal and one or both of the first electrode 12 and second electrode 14 are composed of a metal oxide electrode made of metal oxide.例文帳に追加

第１電極１２と第２電極１４の間に可変抵抗体１３が狭持され、前記両電極の間に電圧パルスが印加されることで前記両電極間の電気抵抗が変化する可変抵抗素子であって、前記可変抵抗体１３が、遷移金属を含む材料の酸化物で構成されており、前記第１電極１２または前記第２電極１４の一方または双方が、金属酸化物からなる金属酸化物電極で構成される。 - 特許庁

A semiconductor memory device has a control circuit in which reading operation for determining the resistance state of a variable resistive element VR is executed by applying a prescribed voltage to the selected memory cell MC arranged at the crossing part of a selected bit line BL and a selected word line WL and by detecting a current Icell flowing in the selected bit line BL.例文帳に追加

半導体記憶装置は、選択されたビット線ＢＬ及び選択されたワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電圧を印加して、選択されたビット線ＢＬに流れる電流Ｉｃｅｌｌを検知することにより、可変抵抗素子ＶＲの抵抗状態を判定する読み出し動作を実行する制御回路を備える。 - 特許庁

A semiconductor storage device crystallizes variable resistive element material layers arranged on side surfaces of multiple semiconductor layers in a stacked structure concurrently by applying a first current to any one of semiconductor layers in the stacked structure, and thereafter applies a second current to semiconductor layers other than the semiconductor layer to which the first current has been applied.例文帳に追加

本発明に係る半導体記憶装置は、積層体内のいずれかの半導体層に第１の電流を印加して積層体内の複数の半導体層の側面に配置されている抵抗変化材料層を一括して結晶化した後、第１の電流を印加した半導体層以外の半導体層に第２の電流を印加する。 - 特許庁

The variable resistive element 21 includes: a first terminal and a second terminal; a plurality of current-to-voltage converters 41 connected in series; and a correction voltage selecting circuit 51 which modifies a resistance value between the first and second terminals by changing the number of stages of the plurality of current-to-voltage converters 41 connected in series between the first and second terminals.例文帳に追加

可変抵抗素子２１は、第１端子及び第２端子と、直列に接続された複数の電流電圧変換器４１と、第１端子と第２端子との間に接続される直列に接続された複数の電流電圧変換器４１の段数を変更することにより、第１端子と第２端子との間の抵抗値を変更する補正電圧選択回路５１とを備える。 - 特許庁