Totem Poleとは 意味・読み方・使い方

The PWM amplifier has power transistors(TRs) 11, 12 connected in a state of a totem pole and a bootstrap capacitor 40 that gives a bias to at least either of the power TRs into a conductive state.例文帳に追加

本発明によるＰＷＭ増幅器は、トーテムポール状に接続されたパワー・トランジスタ（１１、１２）とこれらのパワー・トランジスタの少なくとも１つを導通状態にバイアスするブートストラップ・コンデンサ（４０）とを有する。 - 特許庁

First and fourth resistors (R1, R4) are connected with a PMOS transistor (P1) configured by the totem-pole connection and a source of an NMOS transistor (N1), respectively.例文帳に追加

トーテンポール接続したＰＭＯＳトランジスタ（Ｐ１）、ＮＭＯＳトランジスタ（Ｎ１）のソース側にそれぞれ第１、第４の抵抗（Ｒ１、Ｒ４）を接続する。 - 特許庁

To provide a semiconductor device where a power switching element having a plurality of totem-pole connection structures can be mounted on an integral type package therewith, at a low price and with high reliability.例文帳に追加

複数のトーテムポール接続構造を有する電力スイッチング素子を一体型パッケージに安価に且つ信頼性良く実装可能な半導体装置を提供する。 - 特許庁

This is a motor driving circuit, in which a plurality of drive sections each connecting n-channel switching elements in totem pole are connected in parallel and power is supplied from each drive section to a motor M3.例文帳に追加

ｎチャンネルのスイッチング素子をトーテムポール接続した駆動部を複数並列に接続し、各駆動部からモータＭ３へ電力供給を行なうモータ駆動回路である。 - 特許庁

To provide a switching circuit in which the calorific value of a transistor and a switching element used for a totem pole circuit is suppressed even when a voltage applied to an input terminal is high, and there is no risk of burning of the switching element.例文帳に追加

入力端子に印加される電圧が高い場合でもトーテムポール回路に用いるトランジスタおよびスイッチング素子の発熱量を抑え、かつ、スイッチング素子を焼損させる危険性のないスイッチング回路を提供することを目的とする。 - 特許庁

One end of a bootstrap capacitor Cbs is connected to a connection point of a low-side switching element M2 and a high-side switching element M1 connected in totem-pole, while the other end is connected to a power supply terminal of a high-side drive circuit 10a.例文帳に追加

ブートストラップコンデンサＣｂｓの一端が、トーテムポール接続されたハイサイドスイッチング素子Ｍ１とローサイドスイッチング素子Ｍ２の接続点に接続され、他端がハイサイド駆動回路１０ａの電源端子に接続されている。 - 特許庁

An output buffer circuit 10 is constituted of a totem pole circuit obtained by cascade-connecting two Nch MOS transistors Q1, Q2, and a node (VOUT) of the two MOS transistors Q1, Q2 is connected to a data electrode C0 of a display cell.例文帳に追加

出力バッファ回路１０は、２つのＮｃｈＭＯＳトランジスタＱ１、Ｑ２を縦続接続したトーテムポール回路で構成され、２つのＭＯＳトランジスタの接続点（ＶＯＵＴ）を表示セルのデータ電極Ｃ０に接続する。 - 特許庁

A charge/discharge control circuit 25 of the capacitor 9 composing the simple memory is made by a totem pole type connection circuit of an N channel MOSFET 22, 23, and the back gate of the FET 22, 23 is made to be a ground electric potential, thereby forming a parasitic diode 24 only in a low side.例文帳に追加

簡易メモリをなすコンデンサ９の充放電制御回路２５を、ＮチャネルＭＯＳＦＥＴ２２及び２３のトーテムポール型接続回路で構成し、ＦＥＴ２２及び２３のバックゲートをグランド電位とすることで、寄生ダイオード２４はロウサイドのみに形成する。 - 特許庁