FREQUENCY MULTIPLIER, DATA OUTPUT BUFFER OF SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND MULTIPLICATION METHOD OF CLOCK FREQUENCY例文帳に追加

周波数逓倍器、半導体装置の出力バッファ、半導体装置、およびクロック周波数の逓倍方法 - 特許庁

FREQUENCY MULTIPLIER AND MULTIPLICATION METHOD FOR ADJUSTING DUTY CYCLE OF CLOCK例文帳に追加

クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法 - 特許庁

DEVICE AND METHOD FOR INCREASING PERFORMANCE OF MULTIPLIER BY USING REGULAR ADDER CIRCUIT例文帳に追加

規則的加算回路を使用して乗算器の性能を増大させる装置及び方法 - 特許庁

To provide a frequency multiplier and multiplication method with which a duty cycle of a clock can be adjusted.例文帳に追加

クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法を提供する。 - 特許庁

This embodiment provides a system and a method capable of making comparatively low power dissipation possible by the scheduling of operations of multiplier/adder chains of two or more multiplier/adder units (210, 220, 230, 240) by supplying an output result of a first multiplier/adder of a chain as an input to a second succession multiplier/adder of the chain.例文帳に追加

本発明の実施形態は、チェーンの第１の乗加算器の出力結果をチェーンの第２の後続乗加算器への入力として供給することによって、２つ以上の乗加算器ユニット（２１０、２２０、２３０、２４０）の乗加算器チェーンの演算をスケジュールして、比較的低いワット損を可能にするシステムおよび方法を対象とする。 - 特許庁

To provide a frequency multiplier device and method of operating the same in order to improve a harmonic suppression ratio which is made adverse by a conventional frequency multiplier, and since an oscillation frequency from a frequency multiplier is hardly interfered by other higher harmonic waves.例文帳に追加

本発明は、従来の周波数逓倍器による悪い高調波抑圧比を改善し、又、周波数逓倍器からの発振周波数は、他の高調波に妨害されにくいため、周波数逓倍器装置及びその操作方法を提供することを目的とする。 - 特許庁

Said method comprises following steps for: generating centrally a reference clock (RCLK); synthesizing said digital clocks (PCLK) from said reference clock (RCLK) using a clock multiplier, respectively; resetting said clock multiplier in response to said synchronizing signal (SYNC); and masking an output signal (VCLK) of said clock multiplier during setting time of said clock multiplier.例文帳に追加

方法は、基準クロック（ＲＣＬＫ）を中央で生成するステップと、基準クロック（ＲＣＬＫ）からデジタルクロック（ＰＣＬＫ）を、クロック乗算手段を用いて合成するステップと、クロック乗算手段を同期信号（ＳＹＮＣ）に応答してリセットするステップと、クロック乗算手段の出力信号（ＶＣＬＫ）をクロック乗算手段の整定時間中、マスキングするステップと、を含む。 - 特許庁

To provide a method and a device easily producing trapezoidal pulse response of a leveling filter, and eliminating the use of a multiplier for evaluating the frequency of digital signal, preferably a gate intensive multiplier.例文帳に追加

平均化フィルタの台形パルス応答が容易に生成される、ディジタル入力信号の周波数を評価するための、好ましくはゲート集約的な乗算器を用いることのない方法およびデバイスを提供する。 - 特許庁

The position of the minimum potential energy obtained by Lagrange multiplier method is the optimum binding position.例文帳に追加

ラグランジュ未定乗数法によって得られた、ポテンシャルエネルギーの最小位置が最適な結束位置である。 - 特許庁

To provide a method and a multiplier capable of quickly and efficiently performing polynomial multiplication with minimal memory requirements.例文帳に追加

多項式乗算を、最小限のメモリ要件にて、迅速かつ効率的に遂行することができる方法及び乗算器の提供。 - 特許庁

This is the method for determining an electron multiplier, for determining the gain, in particular, of one in "an electron multiplying charge-coupled device (EMCCD)."例文帳に追加

電子増倍管、特に「電子増倍電荷結合素子（ＥＭＣＣＤ）」におけるものの利得を判断する方法。 - 特許庁

This method has a step, where a test signal is entered from the element into the electron multiplier, and a step where a gain of the electron multiplier is determined from the electron multiplier outcome, wherein this test signal contains an electric charge generated by the single optical detector for reasons other than the incidence of an electromagnetic signal on at least a single optical detector, or is derived from it.例文帳に追加

本方法は、試験信号を素子から電子増倍管に入力させる段階と、電子増倍管の出力から電子増倍管の利得を判断する段階とを伴っており、この試験信号は、上述の少なくとも１つの光検知器上への電磁信号の入射以外の理由により、この少なくとも１つの光検知器によって発生した電荷を含むか又はそれから導出されたものである。 - 特許庁

MULTIPLE MODULUS SELECTOR, ACCUMULATOR, MONTGOMERY MULTIPLIER, METHOD OF GENERATING MULTIPLE MODULUS, METHOD OF PRODUCING PARTIAL PRODUCT, ACCUMULATING METHOD, METHOD OF PERFORMING MONTGOMERY MULTIPLICATION, MODULUS SELECTOR, AND BOOTH RECORDER例文帳に追加

マルチプルモジュラス選択器、累算器、モンゴメリー掛け算器、マルチプルモジュラス発生方法、部分掛け発生方法、累算方法、掛け算方法、モジュラス選択器、およびブースレコーダ - 特許庁

To provide a simple multiplier coefficient calculation method of a digital delay equalizer and to provide an inexpensive equalizer which has small circuit scale, using the method.例文帳に追加

ディジタル遅延等化器の簡易な乗数係数算定方法を提供し、それを用いた回路規模が小さく安価な等化器を提供することを目的とする。 - 特許庁

The method includes determining a maximum intensity variance for each pixel group within a blend curve of the blend zone, based on a blend multiplier selected to achieve a net light intensity specific to the location of the pixel group within the blend curve.例文帳に追加

方法は、混合ゾーンの混合曲線内の各々の画素群について、当該混合曲線内の画素群の位置ごとに正味の光強度を得るように選択される混合乗数に基づいて、最大強度分散を求める。 - 特許庁

To provide a communication device, a SATA communication device, a system, an enhanced port multiplier, and a method capable of minimizing defects of a standardized protocol such as a SATA protocol.例文帳に追加

ＳＡＴＡプロトコルのような標準化されたプロトコルの欠点を最小にする通信装置、ＳＡＴＡ通信装置、システム、強化されたポート・マルチプライヤ及び方法を提供すること。 - 特許庁

To prevent the occurrence of an uncontrollable state by stably operating a bias point stabilized feedback loop in a method for generating multiplier waves employing an optical interferometer type modulator.例文帳に追加

光干渉計型変調器を用いて逓倍波を発生させる手法において、バイアス点安定化フィードバックループを安定に動作させ、制御不能な状態になることを防止する。 - 特許庁

To contemplate multiplier compatibility of a view aliasing artifact correction method and spectral shifting compensation algorithm for multiplex energy pattern computer type tomography data.例文帳に追加

多重エネルギ型計算機式断層写真法データに対するビュー・エイリアシング・アーティファクト補正方法とスペクトル・シフト補償アルゴリズムとの相乗的両立を図る。 - 特許庁

To provide a method for controlling a Galois field multiplier which can perform logical exclusive OR operation with a small number of instruction cycles, while eliminating the need for expanding a circuit scale.例文帳に追加

回路規模を拡張することなく排他的論理和演算処理を少ない命令サイクル数で行なうことができガロア体掛け算器の制御方法を提供する。 - 特許庁

Next, a shape setting function having an unknown variable that minimizes potential energy as a binding position is generated (S11), and a position of the minimum potential energy at a bending position is calculated by Lagrange Multiplier Method (S12).例文帳に追加

次に、ポテンシャルエネルギーが最小となるような、結束位置を未知変数とした形状設定関数を作成し、ラグランジュの未定乗数法により折り曲げ位置でのポテンシャルエネルギーの最小位置を算出する。 - 特許庁

The multiplication method includes steps of: dividing the n-bit multiplier y to generate a plurality of divided multipliers when predetermined conditions are established among m, n, and k; multiplying each of the plurality of divided multipliers and the multiplicand x using the k-bit arithmetic unit; deriving the result of multiplying the multiplicand x and the multiplier y based on the result of multiplying each of divided multipliers and the multiplicand x.例文帳に追加

この乗算方法は、ｍ、ｎ、ｋの間に所定の条件が成立する場合に、ｎビットの乗数ｙを分割して、複数の分割乗数を生成するステップと、複数の分割乗数のそれぞれと、被乗数ｘの乗算演算を、ｋビット演算器を用いて実行するステップと、分割乗数のそれぞれと被乗数ｘとの乗算結果をもとに、被乗数ｘと乗数ｙの乗算結果を導出するステップとを含む。 - 特許庁

In the modulation method, an input signal is provided, and a set of signal states applicable to the desired intermediate signal are generated so that a signal, outputted from the frequency multiplier operation, has a substantially unique relation with respect to the desired intermediate signal.例文帳に追加

本発明では、入力信号を提供し、所望の中間信号に適用可能な１組の信号状態を生成することで、周波数逓倍操作から出力される信号が所望の中間信号に対して実質的に一意の関係を有することになる。 - 特許庁

This textile comprises a combined differentially-shrinkable polyester multifilament yarn treated with soft twist of ≤8,000 twist multiplier and containing a phosphorus compound and has ≥3.5 pilling grade according to JIS-L-1076 after 20 times appearance retention treatment of C-method defined in the JIS and, thereafter, continuously treated with the ICI tester of A-method defined in the JIS for 5 h.例文帳に追加

撚係数８０００以下の甘撚が施された燐化合物を含有するポリエステルマルチフィラメント異収縮混繊糸から構成された織編物であって、ＪＩＳ−Ｌ−１０７６に記載されるＣ法：アピアランスリテンション２０回操作後、続けてＡ法：ＩＣＩ型試験機を５時間、連続操作させた時のピリング判定が３．５級以上である。 - 特許庁

To solve a problem of enlargement of scale of a multiplier because of necessary multiplication of N×M bits, and the need of many circuit elements and its large mounting area when amplitude adjustment of a digital signal outputted from an A/D converter with resolution of N bits in a ΔΣ modulation method is carried out with an amplitude adjustment value of M digits.例文帳に追加

Ｎビットの分解能を有するΔΣ変調方式のＡ/Ｄ変換器から出力されるデジタル信号をＭ桁の振幅調整値で振幅調整する場合、Ｎ×Ｍビットの乗算を行う必要があるため、乗算器の規模が大きくなり、多くの回路素子および広い実装面積を必要とする。 - 特許庁

A method is characterized in that the conversion ratio of a plutonium fuel rod is measured from a lateral face of it without unsealing a fuel rod containing plutonium and that the infinite multiplication factor of a plutonium fuel rod cell is found by using the conversion ratio of the plutonium fuel rod obtained by the measurement, the fission rate of Pu239, the capture rate of Pu239 and the physical multiplier of Pu239.例文帳に追加

プルトニウムを含有する燃料棒を開封することなくその側方からプルトニウム燃料棒の転換比を測定し、この測定により得られるプルトニウム燃料棒の転換比とＰｕ２３９の核分裂率、Ｐｕ２３９の捕獲率、Ｐｕ２３９の物理乗数を用いてプルトニウム燃料棒セルの無限増倍率を求めることを特徴とする。 - 特許庁

The method and apparatus of measuring the stress calculate the formula σ=f(Δt, α) about the internal stress σ beforehand specified based on the propagation period t of this sound and the stress dependence multiplier α mentioned above by a main operation part 13, and specify the actual internal stress σ of the thing 1 to be measured in the state that it actually equipped.例文帳に追加

この音の伝搬時間ｔと前述した応力依存係数αとに基づいて予め特定された内部応力σに関する式σ＝ｆ（Δｔ，α）を主演算部１３で演算し、実際に装備された状態の被測定物１の現実の内部応力σを特定する応力測定方法および装置。 - 特許庁

The multiplication method is provided for multiplying an m-bit multiplicand and an n-bit multiplier y using a k-bit arithmetic unit which can be used for calculating the product of a p-bit value and a q-bit value according to two or more combinations of p and q (p and q are natural numbers) satisfying p+q=k.例文帳に追加

本発明の乗算方法は、ｐ＋ｑ＝ｋ（ｐ、ｑは自然数）を満たすｐ、ｑの２つ以上の組み合わせに対して、ｐビットの値とｑビットの値の積の演算に使用可能なｋビットの演算器を用いて、ｍビットの被乗数ｘとｎビットの乗数ｙの積を乗算演算する乗算方法である。 - 特許庁

The method for producing the polyester multifilament high- density woven fabric comprises the following process: the warps for the fabric are made twistless or subjected to low twisting ≤5,000 in twist multiplier, then sized with an acrylic sizing agent 3-18 wt.% in concentration and ≤10 mPas in viscosity, and then drying the sized product at a temperature of as low as ≤70°C.例文帳に追加

織物を構成する経糸には無撚若しくは撚係数５０００以下の甘撚を施し、次いで糊剤濃度が３％から１８％、糊剤粘度が１０mPas以下のアクリル系の糊剤を使用してサイジング或いは糊付けを行い、７０℃以下の低温で乾燥させることを特徴とするポリエステルマルチフィラメント高密度織物の製造方法。 - 特許庁