「"ソース線"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

こうして、共通ソース線とローカルソース線およびメインビット線とローカルビット線を半導通状態にする。例文帳に追加

Then, a common source line, a local source line, a main bit line, and a local bit line are made a semiconductor-conduction state. - 特許庁

ソース線は、トランジスタに電源を供給する延長線を含む。例文帳に追加

The source line includes an extension that provides a source for the transistor. - 特許庁

この単位は、トランジスタと、画素電極と、ソース線とを含む。例文帳に追加

The unit includes a transistor, the pixel electrode, and the source line. - 特許庁

ソース線ＳＬは、半導体基板側に並列に複数本設けられる。例文帳に追加

A plurality of source lines SL are provided in parallel in a semiconductor substrate side. - 特許庁

コモンビット／コモンソース線高密度１Ｔ１Ｒ型Ｒ−ＲＡＭアレイ例文帳に追加

COMMON BIT/COMMON SOURCE LINE HIGH-DENSITY 1T1R-TYPE R-RAM ARRAY - 特許庁

共通ソース線による半導体基板に対するリークを防止する。例文帳に追加

To prevent a leakage to a semiconductor substrate by a common source line. - 特許庁

そのアクセストランジスタ２のソース側はソース線５に接続されている。例文帳に追加

The source side of the access transistor 2 is connected to a source line 5. - 特許庁

ソース線ドライバ帯ＳＬＤＲＶから遠方に位置するブロックＢＵ１に対しては６本のソース線ＳＬ０を設け、ソース線ドライバ帯ＳＬＤＲＶの近傍に位置するブロックＢＵ０に対しては３本のソース線ＳＬ１を設ける。例文帳に追加

Six source lines SL0 are disposed for the block BU1 located far from a source line driver band SLDRV, and three source lines SL1 are disposed for the block BU0 located near the source line driver band SLDRV. - 特許庁

反射画素電極は21、隣接する２本のソース線7a,7a'に対して、一方のソース線7a'とは重なり部22をもち、他方のソース線7aとは間隙部23を有するように形成し、反射画素電極21の上半分と下半分とで重なりをもつソース線が左右逆である構成とする。例文帳に追加

To adjacent two source lines 7a, 7a', the reflection pixel electrodes 21 are formed so as to have an overlap part 22 with one source line 7a' and to have a gap part 23 to the other source line 7a, and the source lines having overlaps of the upper and lower halves of the reflection pixel electrodes 21 are formed reversely in right and left. - 特許庁

ソース線駆動部は、１水平走査期間内に、第２のＤＡＣ５８Ａの出力に基づいてソース線の駆動信号を生成した後に、第１のＤＡＣ５８Ａの出力に基づいてソース線の駆動信号を生成する。例文帳に追加

The source line driver section generates a drive signal of the source line based on the output from the second DAC 58B, and then generates a drive signal of the source line based on the output from the first DAC 58A within one horizontal scan period. - 特許庁

第２回目マスクを利用して、ソース線、ソース、ドレインを形成し、ソース線端部をソースパッドに接続し、ソースをソース線とチャネル層に接続し、ドレインをチャネル層と画素電極に接続する。例文帳に追加

The source line, a source, and a drain are formed, the end of the source is connected to the source pad, the source is connected to the source line and channel layer, and the drain is connected to the channel layer and pixel layer by utilizing the second masking. - 特許庁

ソース線駆動部が、階調データ補正部により補正された階調データに基づいて色成分毎にソース線の駆動制御を行った後に、補正前の階調データに基づいて色成分毎にソース線の駆動制御を行う。例文帳に追加

The source line driving unit performs drive control over the source lines by the color components based upon the gradation data before the correction after performing drive control over the source lines by the color components based upon the gradation data corrected by the gradation data correcting unit. - 特許庁

ソース線は２層以上の配線層内に分割して設けられ、第１層に配置されるソース線Ｓ２は、第２層に配置されるソース線Ｓ１と平面的に見てオーバーラップしている。例文帳に追加

The source lines are disposed separately in two or more interconnection layers, with the source line S2 disposed in the first layer overlapping the source line S1 disposed in the second layer in top view. - 特許庁

ソース線駆動部が、１水平走査期間内に、第２のＤＡＣ５８Ｂの出力に基づいてソース線の駆動信号を生成した後に、第１のＤＡＣ５８Ａの出力に基づいてソース線の駆動信号を生成する。例文帳に追加

The source line driver section generates a drive signal of the source line based on the output from the second DAC 58B, and then generates a drive signal of the source line based on the output from the first DAC 58A within one horizontal scan period. - 特許庁

メモリセルアレイ１１のＮウェルに形成したメモリセルＴｒｍのソース線ＳＬを、ブロック内ソース線であるカラムソース線ＣＳＬおよびブロックソース線ＢＳＬで共通に接続するとともにブロックソースセレクトゲートＢＳＳＧを介してブロック外ソース線ＭＳＬに接続する。例文帳に追加

The source line SL of a memory cell Trm formed in the N well of a memory cell array 11 is connected commonly to a column source line CSL being a source line in a block and a block source source line BSL in common, and is connected to a source line MSL outside the block via a block source select gate BSSG. - 特許庁

メモリセルのソース端子が接続されるソース線を選択して書換え電圧を供給する第１スイッチと、ソース線に供給される書換え電圧を検出する電圧検出線と、第１スイッチにより選択されるソース線を電圧検出線に接続する第２スイッチと、を備えている。例文帳に追加

The nonvolatile semiconductor memory device has a first switch to select a source line connected to the source terminal of a memory cell to supply rewriting voltages, a voltage detector line to detect a rewriting voltage supplied to the source line, and a second switch to connect the source line selected by the first switch to the voltage detector line. - 特許庁

メモリセルが読出動作を行なうように選択された場合には同共通ソース線を接地電位に保ち、かつ、不活性作及び待機時には同共通ソース線を電源電位と接地電位の中間電位に保つスイッチ回路を共通ソース線毎に設ける。例文帳に追加

Such a switch circuit is provided for each common source line that when the memory cell is selected so as to perform read-out operation, the common source lines are held at a ground potential, also, the common source lines are held at an intermediate potential between a power source potential and a ground potential during inactivity and standby. - 特許庁

アクティブ期間に、各ソース線のうちロウプリデコーダ１５０で選択されたソース線のうち読み出し対象のメモリセルとは非接続のソース線が、ソースバイアス制御回路１７１によって、前記ソースバイアス電位が供給された状態に制御される。例文帳に追加

In an active period, the source bias control circuits 171 control source wires which are not connected with memory cells to be read among source wires selected by a low pre-decoder 150 among the respective source wires to be in a state where the source bias potentials are supplied. - 特許庁

電気光学装置のソース線を駆動するためのソースドライバは、階調データに対応して、第１及び第２の階調電圧の各階調電圧を出力する階調電圧生成回路と、第１及び第２の階調電圧に基づいてソース線を駆動するソース線駆動回路とを含む。例文帳に追加

The source driver that drives a plurality of source lines of the electro-optical device includes a grayscale voltage generating circuit that outputs first and second grayscale voltages corresponding to grayscale data, and a source line driver circuit that drives a source line among the plurality of source lines, based on the first and second grayscale voltages. - 特許庁

半導体記憶装置は、複数のワード線が延在する第１の方向及び複数のビット線が延在する第２の方向と異なる第３の方向に沿って形成された複数のソース線と、複数のソース線を選択的に駆動する駆動手段として、ソース線コントロール回路を備える。例文帳に追加

The semiconductor memory is provided with: a plurality of source lines formed in the third direction which is different from the first direction in which a number of word lines extend and the second direction in which a number of bit lines extend; and a source line control circuit to selectively drive the plurality of source lines. - 特許庁

最後に、第４のフォトマスクを用いて画素電極８ａ及びソース線３を形成する。例文帳に追加

Lastly, a fourth photomask is used to form a pixel electrode 8a and a source line 3. - 特許庁

期間Ｔａにおいて、所望のビデオ信号（ＶＩＤＥＯ）が対応するソース線に書き込まれる。例文帳に追加

A desired video signal (VIDEO) is written in a corresponding source line in a period Ta. - 特許庁

表示画素単位により、画素電極とソース線との間の容量結合を低減する。例文帳に追加

A display pixel unit provides reduced capacitative coupling between a pixel electrode and a source line. - 特許庁

このソース線を前のサイクルで予めグランドレベルにすることを特徴とする。例文帳に追加

This source line is set previously set to the ground level in the preceding cycle. - 特許庁

信号切替え部３は、入力された画像データを対応するソース線に供給する。例文帳に追加

The signal switching section 3 supplies the input image data to a corresponding source line. - 特許庁

このように、ソース線の書き込みにクロック信号の半周期の時間を確保することができる。例文帳に追加

Thereby, clock signal half cycle time is ensured for writing in a source line. - 特許庁

ソース線ＳＬとワード線ＷＬは同じ導体膜１７を用いて同工程で形成する。例文帳に追加

The source line SL and the word line WL are formed in the same step by using the same conductor film 17. - 特許庁

これにより、ソース線ＳＬと共通電極ＣＬとは、共に接地電位ＶＳＳに設定される。例文帳に追加

Thereby, both of the source line SL and the common electrode CL are set into the earth potential VSS. - 特許庁

本発明では、ソース線Ｓ１がメモリセルＭＣ１ＡとメモリセルＭＣ８Ａで共通となっている。例文帳に追加

A source line S1 is shared by a memory cell MC1A and a memory cell MC8A. - 特許庁

このソース線Ｓ１は、メモリセルＭＣ１Ｂ〜メモリセルＭＣ８Ｂとも共通化されている。例文帳に追加

The source line S1 is shared by a memory cell MC1B to MC8B as well. - 特許庁

ソース線へのデータ書き込み期間を確保して、ＩＣチップの使用数を削減する。例文帳に追加

To secure a period for writing data to source lines, so as to reduce the number of IC chips to be used. - 特許庁

これにより、ソース線ＳＬと共通電極ＣＬの電位は０Ｖに設定される。例文帳に追加

Thereby, the potential of the source line CL and the common electrode CL is set to be 0 V. - 特許庁

不揮発性半導体記憶装置は、メモリセルアレイ１１とソース線ドライバ１３とを備えている。例文帳に追加

This device is provided with a memory cell array 11 and a source line driver 13. - 特許庁

ブロックＢＵ０，ブロックＢＵ１に対してそれぞれ配置するソース線ＳＬの本数を変更する。例文帳に追加

The number of source lines SL disposed for each of a block BU0 and a block BU1 is changed. - 特許庁

ＴＦＴのチャネルをソース線の下に設けることにより、光を遮る面積を低減する。例文帳に追加

A light shielding area is reduced by arranging a channel of the TFT under a source wire. - 特許庁

すなわち、遮光膜４の線幅Ｘ１をソース線１０ｓの線幅Ｙ１より小さくする。例文帳に追加

That is, a line width X1 of the light-shielding film 4 is made smaller than a line width Y1 of the source line 10s. - 特許庁

ソース線ＳＬは、２つのトンネル磁気抵抗素子ＴＭＲの行ずつに対応して設けられる。例文帳に追加

The source lines SL is provided corresponding to each row of the two tunnel magnetoresistance elements TMRs. - 特許庁

第３選択トランジスタ１３は、セルトランジスタ列の他端とソース線との間に接続される。例文帳に追加

A third select transistor 13 is connected between the other end of the cell-transistor column and a source line. - 特許庁

そして、第２メモリ素子に保持されている映像データはバッファを介してソース線に出力される。例文帳に追加

The video data that is held in the second-memory element is output to a source line through a buffer. - 特許庁

ソース線の電位上昇を防止して、複数のメモリセル間での電位差のばらつきを低減する。例文帳に追加

To reduce variation in potential difference among a plurality of memory cells by preventing the rise of potential of a source line. - 特許庁

また、本発明の不揮発性半導体メモリ装置は、共通ソース線及びウェルを備える。例文帳に追加

Moreover, the nonvolatile semiconductor memory device comprises a common source line and a well. - 特許庁

ソース線駆動回路、アクティブマトリクス型表示装置およびその駆動方法例文帳に追加

SOURCE LINE DRIVE CIRCUIT, ACTIVE MATRIX DISPLAY DEVICE, AND ITS DRIVING METHOD - 特許庁

ソース線駆動回路が、第１の階調電圧と第２の階調電圧との間の出力階調電圧を前記ソース線に出力するフリップアラウンド型サンプルホールド回路を含む。例文帳に追加

The source line driver circuit includes a flip-around type sample and holding circuit that outputs an output grayscale voltage between the first and second grayscale voltages to the source line. - 特許庁

次に到来する垂直同期信号Ｖｓｙｎｃに同期して、共通電極ＣＬとソース線ＳＬを短絡することで、ソース線ＳＬの電位は接地電位に設定される。例文帳に追加

Synchronizing with a vertical synchronization signal Vsync arriving next, a common electrode CL and a source line SL are short-circuited to set the potential of the source line SL to ground potential. - 特許庁

自己整合型ソース線形成方法において、ソース線形成時のマスクとしてフォトレジストを使用せず、制御ゲートの上面の露出を防止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory and its fabricating method in which the upper surface of the control gate can be prevented from being exposed without using photoresist as a mask at the time of forming a self-aligned source line. - 特許庁