「くろーぬす」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

おかげでドロシーはとてもぬくぬくとして、朝までぐっすり眠りました。例文帳に追加

These kept her very snug and warm, and she slept soundly until morning.  - L. Frank Baum『オズの魔法使い』

ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎを有す。例文帳に追加

A gate drive circuit 3 has a plurality of, and n units of NMOS transistors ND/1-ND/n. - 特許庁

ＳＢＨＵＮＣ５０ポリペプチドおよびＳＢＨＵＮＣ５０ポリヌクレオチド例文帳に追加

SBHUNC 50 POLYPEPTIDE AND SBHUNC 50 POLYNUCLEOTIDE - 特許庁

Ｍｄ３０＝５５１−４６２（Ｃ＋Ｎ）−９.２Ｓｉ−８.１Ｍｎ−２９（Ｎｉ＋Ｃｕ）−１３.７Ｃｒ ……（１） ＳＦＥ＝２.２Ｎｉ＋６Ｃｕ−１.１Ｃｒ−１３Ｓｉ−１.２Ｍｎ＋３２ ……（２）例文帳に追加

(1), and SFE=2.2Ni+6Cu-1.1Cr-13Si-1.2Mn+32 (2). - 特許庁

改変型ヒトＵ６ｓｎＲＮＡ遺伝子プロモーター例文帳に追加

MODIFIED HUMAN U6 snRNA GENE PROMOTER - 特許庁

各ＰＯＮ光伝送路（６０_１〜６０_ｎ）に１以上のＯＮＵ（Optical Network Unit）（６２_１−１〜６２_１−ｍ，・・・，６２_ｎ−１〜６２_ｎ−ｍ）が接続する。例文帳に追加

One or more ONUs (Optical Network Units) (62_1-1 to 62_1-m, ..., 62_n-1 to 62_n-m) are connected to each PON optical transmission path (60_1-60_n). - 特許庁

この回転因子表は、０からＮ／８までの各整数ｎについて、｛ｃｏｓ（２πｎ／Ｎ） ＋ ｃｏｓ（２π（Ｎ／４−ｎ）／Ｎ）｝／２の値と、｛ｃｏｓ（２πｎ／Ｎ） − ｃｏｓ（２π（Ｎ／４−ｎ）／Ｎ）｝／２の値とを格納している。例文帳に追加

This twiddle factor table stores a value of {cos(2πn/N) + cos(2π(N/4-n)/N)}/2, and a value of {cos(2πn/N)-cos(2π(N/4-n)/N)}/2, on each integer n from 0 to N/8. - 特許庁

複数個ｎのインバータ回路ＩＮＶ１〜ＩＮＶｎのそれぞれは、トランスＴ１〜Ｔｎを含む自励発振回路であり、発振出力をトランスＴ１〜Ｔｎの第１の巻線Ｎ１１〜Ｎ１ｎから第２の巻線Ｎ２１〜Ｎ２ｎに伝送する。例文帳に追加

A plurality of (n) pieces of inverter circuits INV1 to INVn are self-excited oscillating circuits including transformers T1 to Tn, and transmit oscillation outputs to second coils N21 and N2n from first coils N11 to N1n of the transformers T1 to Tn. - 特許庁

ヒトＳＤＲ２ｃＤＮＡクローン例文帳に追加

HUMAN SDR2 cDNA CLONE - 特許庁

ＳＮＲ測定方法、ＳＮＲ測定装置およびＳＮＲ測定プログラム例文帳に追加

SNR MEASUREMENT METHOD, DEVICE, AND PROGRAM - 特許庁

メロンをスクープでくくり抜く例文帳に追加

scoop out a melon  - 日本語WordNet

ＮＭＯＳネットワーク論理回路例文帳に追加

NMOS NETWORK LOGIC CIRCUIT - 特許庁

ノード２０は、ＢＡＮネットワークＮ２を構成する。例文帳に追加

The node 20 configures the BAN network N2. - 特許庁

但し、上式において、ｎ＝ａ×ｂ、ａ＝０〜Ｎ−１、ｂ＝０〜Ｎ−１とする。例文帳に追加

In said expression, n=a×b, a=0 to N-1, and b=0 to N-1. - 特許庁

特には、ロールコータ６０塗工とブレードコータ６５Ａ塗工との組み合わせにより塗被する。例文帳に追加

Especially, the coating is carried out by a combination of the coating with a roll coater 60 and with a blade coater 65A. - 特許庁

ペロブスカイトＭｎ複合酸化物としては、ＣａＭｎＯ_3、ＳｒＭｎＯ_3、ＢａＭｎＯ_3、ＬａＭｎＯ_3、ＰｒＭｎＯ_3、ＮｄＭｎＯ_3、ＳｍＭｎＯ_3、ＥｕＭｎＯ_3、ＧｄＭｎＯ_3、ＴｂＭｎＯ_3、ＤｙＭｎＯ_3、ＨｏＭｎＯ_3があり、これらのうち１種を用いてもよいし、２種以上を併用して用いてもよい。例文帳に追加

The perovskite Mn multi component oxide includes CaMnO3, SrMnO3, BaMnO3, LaMnO3, PrMnO3, NdMnO3, SmMnO3, EuMnO3, GdMnO3, TbMnO3, DyMnO3 and HoMnO3, and one kind among these may be used and ≥2 kinds thereof may be used in combination. - 特許庁

ｎ型ＭＯＳＦＥＴ：Ｎ５、Ｎ６、Ｎ７のゲートには電圧バイアス回路が接続される。例文帳に追加

A voltage bias circuit is connected to the gates of the n type MOSFETs N5, N6, and N7. - 特許庁

ｎ×ａ＋（ｎ−１）×０．５＜Ａ＜ｎ×ａ＋（ｎ−１）×５（ｍｍ） 但し、ｎは２以上の正数例文帳に追加

(mm), wherein n is a positive number of 2 or more. - 特許庁

出力バッファは、ＮＡＮＤ回路ＮＤ１と、ＮＭＯＳトランジスタＮＴ１，ＮＴ２と、駆動回路２１−２３と、遅延回路２４とを備える。例文帳に追加

An output buffer is provided with a NAND circuit ND1, NMOS transistors NT1, NT2, driving circuits 21 to 24 and a delay circuit 24. - 特許庁

次に、ＣＦＮにより指定されたＳＲＮＳ Ｒｅｌｏｃａｔｉｏｎの実行時刻になると、ＳＲＮＣ５３ａ、ＤＲＮＣ５３ｂ及びＤＲＮＣ５６３ｃは、ＦＰ部１０８の指示によりＳＲＮＳ Ｒｅｌｏｃａｔｉｏｎを実行する。例文帳に追加

Further, when the execution time of the SRNS Relocation designated by a CFN comes, the SRNC 53c, the DRNC 53b, and the DRNC 53c execute the SRNS Relocation according to an instruction of the FP section 108. - 特許庁

ブロックの画像信号をｘ_ｉ（ｎ_０，ｎ_１）にＰＮ系列Ｓ_ＰＮｉ（ｎ_０，ｎ_１）を乗じてスペクトル拡散する（Ｓ１）。例文帳に追加

X_i (n_0, n_1) of the image signal of a block is multiplied with PN series S_PNi(n_0, n_1) for spread spectrum (S1). - 特許庁

また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。例文帳に追加

The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off. - 特許庁

ＰＡＬ／ＮＴＳＣ色復調回路例文帳に追加

PAL/NTSC COLOR DEMODULATION CIRCUIT - 特許庁

しかし、この時点では、ｎＡＲのＮｅｉｇｈｂｏｒ ｃａｃｈｅには、ｎＣｏＡに関するｅｎｔｒｙは存在しないため、ｎＡＲは（５）ＮＳをＭＮに送信し、ＭＮから（６）ＮＡを受信することで、ｎＣｏＡのＮｅｉｇｈｂｏｒ ｃａｃｈｅ ｅｎｔｒｙを作成する。例文帳に追加

However, at this time, since an entry regarding the nCoA does not exist in a neighbor cache of the nAR, the nAR transmits (5) NS to the MN, and generates a neighbor cache entry of the nCoA by receiving (6) an NA. - 特許庁

差動増幅器は、更に、ｎ型ＭＯＳＦＥＴ：Ｎ１、Ｎ２に夫々直列に接続されたｎ型ＭＯＳＦＥＴ：Ｎ５、Ｎ６を有する。例文帳に追加

The differential amplifier further has n type MOSFETs N5 and N6 connected in series with the n type MOSFETs N1 and N2. - 特許庁

ＨＣＶＮＳ３−ＮＳ４Ａプロテアーゼの阻害例文帳に追加

HCV NS3-NS4A PROTEASE INHIBITION - 特許庁

ｎ型層３は、ｎ^＋型ＧａＮ層６と、ｎ^−型ＧａＮ層７と、ｎ^−型ＡｌＧａＮ層８とを備えており、ｎ型層３において、ｐ型ＧａＮ層４に接する部分にｎ^−型ＡｌＧａＮ層８が形成されている。例文帳に追加

The n-type layer 3 is provided with an n^+type GaN layer 6, an n^-type GaN layer 7, and an n^-type AlGaN layer 8, and the n^-type AlGaN layer 8 is formed at a portion contacting the p-type GaN layer 4 in the n-type layer 3. - 特許庁

その後、合成値算出部６１は、サンプリング部６０でサンプリングされた各加速度Ｘｎ，Ｙｎ，Ｚｎと前回の各加速度Ｘｎ−１，Ｙｎ−１，Ｚｎ−１との差分ΔＸ（＝Ｘｎ−Ｘｎ−１），ΔＹ（＝Ｙｎ−Ｙｎ−１），ΔＺ（＝Ｚｎ−Ｚｎ−１）を算出する。例文帳に追加

Then, the composite value computing part 61 computes the difference ΔX (=Xn-Xn-1), ΔY (=Yn-Yn-1), and ΔZ (=Zn-Zn-1) between the acceleration values Xn, Yn and Zn sampled by the sampling part 60 and the acceleration values Xn-1, Yn-1 and Zn-1 of the last time. - 特許庁

ぬすみ加工用のスローアウェイチップ及び切削工具例文帳に追加

THROW-AWAY CHIP AND CUTTING TOOL FOR THINNING HOLE MACHINING - 特許庁

ＰＩＮゲートウェイ２０６は、ＰＩＮプロトコルを用いて、前記情報をＰＩＮサーバ２０８に渡す。例文帳に追加

The PIN gateway 206 transfers the information to a PIN server 208 by using a PIN protocol. - 特許庁

セリンプロテアーゼ、特にＨＣＶＮＳ３−ＮＳ４Ａプロテアーゼのインヒビター例文帳に追加

INHIBITOR OF SERINE PROTEASE, PARTICULARLY HCVNS3-NS4A PROTEASE - 特許庁

第１，第２ＮＭＯＳトランジスタＴＮ１，ＴＮ２のゲートは、第６ＮＭＯＳトランジスタＴＮ６のゲートに接続されている。例文帳に追加

The gates of the first and the second NMOS transistors TN1 and TN2 are connected to the gate of a sixth NMOS transistor TN6. - 特許庁

ＮＭＲマイクロスコープ装置例文帳に追加

NMR MICROSCOPE APPARATUS - 特許庁

Ａｄ６ベクター及び、不活性ＮＳ５Ｂ−ＲＮＡ依存性ＲＮＡポリメラーゼ領域を含むＭｅｔ−ＮＳ３−ＮＳ４Ａ−ＮＳ４Ｂ−ＮＳ５Ａ−ＮＳ５Ｂポリペプチドをコードする核酸。例文帳に追加

Provided is an Ad6 vector and a nucleic acid encoding a Met-NS3-NS4A-NS4B-NS5A-NS5B polypeptide containing an inactive NS5B-RNA-dependent RNA polymerase region. - 特許庁

道路上の複数の位置データ（ノード点）Ｎｄ[ｎ]が取得され、各ノード点Ｎｄ[ｎ]における道路の屈曲度Ｒｃ[ｎ]が演算される。例文帳に追加

Data on a plurality of positions (node points) Nd[n] on a road is acquired, and the degree of curvature Rc[n] of the road in each node point Nd[n] is calculated. - 特許庁

ＶＣＣＢ系回路部２には入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＳＢＵＦＦ１、遅延回路ＤＩＮ１、遅延回路ＤＩＮ２、２入力ＮＡＮＤ回路ＮＡＮＤ１、及び２入力ＮＯＲ回路ＮＯＲ１が設けられる。例文帳に追加

The VCCB system circuit part 2 is provided with an input-output terminal PadB, an inverter INV2, an inverter INV3, a latch circuit LATCH2, an output buffer circuit SBUFF1, a delay circuit DIN1, a delay circuit DIN2, a two-input NAND circuit NAND1, and a two-input NOR circuit NOR1. - 特許庁

ＮＣ加工システム、ＮＣデータ作成装置、ＮＣデータ作成システム、ＮＣデータ作成方法及びＮＣデータ作成プログラム例文帳に追加

NC WORKING SYSTEM, NC DATA PREPARATION DEVICE, NC DATA PREPARATION SYSTEM, NC DATA PREPARATION METHOD AND NC DATA PREPARATION PROGRAM - 特許庁

Ｍｄ値＝５５１−４６２（Ｃ＋Ｎ）−９.２Ｓｉ−８.１Ｍｎ−２９（Ｎｉ＋Ｃｕ）−１３.７Ｃｒ−１８.５Ｍｏ …（１）例文帳に追加

Md value=551-462(C+N)-9.2Si-8.1Mn-29(Ni+Cu)-13.7Cr-18.5Mo...(1). - 特許庁

さらにケーブルの引出し張力を２Ｎ〜３０Ｎにする。例文帳に追加

Drawing tension of the cable is set at 2N-30N. - 特許庁

凹凸形状を光学的に透明とするには、プライマー層屈折率ｎｐ、透明化層屈折率をｎｔ、空気屈折率ｎａは、｜ｎｐ−ｎｔ｜＜｜ｎｐ−ｎａ｜の関係が良く、より好ましくは、｜ｎｐ−ｎｔ｜≦０．１４が良い。例文帳に追加

To make the uneven shape optically transparent, a relation of |np-nt|<|np-na| is preferable and |np-nt|≤0.14 is more preferable, where np is a primer layer refractive index, nt is a transparency layer refractive index, and na is an air refractive index. - 特許庁

（ｎ＋１）×（ｎ＋１）行列Ａの行列要素ａ０〜ａｎは各演算器Ｐ０〜Ｐｎにセットされる。例文帳に追加

Matrix elements a0 to an of an (n+1)×(n+1) matrix A are set in the computing elements P0 to Pn. - 特許庁

ｎ−ＩｎＰ基板１上に順次ｎ−ＩｎＰクラッド層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４、ｐ−ＩｎＰクラッド層６、ｐ−ＩｎＧａＡｓＰコンタクト層８を積層し、ｎ−ＩｎＰ基板１の下部にはｎ型電極１１を配置する。例文帳に追加

An n-type InP clad layer 2, a GRIN-SCH-MQW active layer 3, a p-type InP spacer layer 4, a p-type InP clad layer 6 and a p-type InGaAsP contact layer 8 are sequentially laminated on an n-type InP substrate 1, and an n-type electrode 11 is disposed on the lower part of the substrate 1. - 特許庁

ＶＣＣＡ系回路部１には入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＳＢＵＦＦ２、遅延回路ＤＩＮ３、遅延回路ＤＩＮ４、２入力ＮＡＮＤ回路ＮＡＮＤ２、及び２入力ＮＯＲ回路ＮＯＲ２が設けられる。例文帳に追加

The VCCA system circuit part 1 is provided with an input-output terminal PadA, an inverter INV1, an inverter INV4, a latch circuit LATCH1, an output buffer circuit SBUFF2, a delay circuit DIN3, a delay circuit DIN4, a two-input NAND circuit NAND2, and a two-input NOR circuit NOR2. - 特許庁

ゾーンＺｏｎｅ０〜ＺｏｎｅＮの各々は、周方向に配置されたセクタＳ０，Ｓ１，・・・を含む。例文帳に追加

Each of these zones Zone0-ZoneN contains sectors S0, S1,... arranged in the circumferential direction. - 特許庁

六方晶ＢＣＸＮの製造方法、六方晶ＢＣＸＮ、及び立方晶ＢＣＸＮ例文帳に追加

METHOD FOR PRODUCING HEXAGONAL BCxN, HEXAGONAL BCxN, AND CUBIC BCxN - 特許庁