「くろーぬす」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

テーブル５０８には、逐次回転角度ｎに対応したｃｏｓ（θ_ｎ）， ｓｉｎ（θ_ｎ）が記録されている。例文帳に追加

Cos(θ_n) and sin(θ_n) corresponding to a sequential rotation angle (n) are recorded in a table 508. - 特許庁

Ｓｎ−Ｃｕ層１０３はＣｕ6Ｓｎ5領域１０３ａとＳｎ領域１０３ｂを有している。例文帳に追加

The Sn-Cu layer 103 includes a Cu6Sn5 area 103a and an Sn area 103b. - 特許庁

スペーサの厚さは、０．８ｎｍ未満、好ましくは０．１〜０．６ｎｍである。例文帳に追加

The thickness of the spacer is less than 0.8 nm, preferably 0.1 to 0.6 nm. - 特許庁

布地 織り，編み又はその他の方法で製造された布地，タール塗り防水布，フェルト及びローデンを含む。例文帳に追加

TEXTILE FABRICS Including textile fabrics, woven, knitted or otherwise manufactured, tarpaulins, felt and loden.  - 特許庁

油布製のテーブルクロス例文帳に追加

a tablecloth made of oilcloth  - Weblio英語基本例文集

ロレーヌの北東フランスの町例文帳に追加

a city in northeastern France in Lorraine  - 日本語WordNet

セルロース極細長繊維不織布例文帳に追加

EXTRA-FINE CELLULOSE FILAMENT NONWOVEN FABRIC - 特許庁

ヌクレオチドプローブがＤＮＡまたはＲＮＡであり、下記ヌクレオチドＶ１またはＶ２であることを特徴とするヌクレオチドプローブ。例文帳に追加

This nucleotide probe comprises a DNA or a RNA, wherein the nucleotide probe is expressed as a nucleotide V1 or another nucleotide V2. - 特許庁

クラスターダイヤモンドのクラスター径が３０ｎｍ以上、５００ｎｍ以下の範囲にあり、平均クラスター径が３０ｎｍ以上、２００ｎｍ以下の範囲にある。例文帳に追加

The cluster diamond has 30 to 500 nm cluster diameter and 30 to 200 nm average cluster diameter. - 特許庁

本光変調器１０は、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰ層１４、ＡｌＧａＩｎＡｓ系ＭＱＷ１６、ＧａＩｎＡｓＰ層１８、ｐ−ＩｎＰ層２０、ｐ−ＡｌＩｎＡｓ層２２、ｐ−ＩｎＰ層２４、及び、ｐ−ＧａＩｎＡｓ層２６からなる積層構造を備える。例文帳に追加

This light modulator 10 has a laminated structure on an n-InP substrate 12, consisting of an n-InP layer 14, an MQW 16 of an AlGaInAs group, a GaIn AsP layer 18, a p-InP layer 20, a p-AlInAs layer 22, a p-InP layer 24, and a p-GaInAs layer 26. - 特許庁

論理ゲートおよびＸＯＲ／ＸＮＯＲ論理ゲート例文帳に追加

OR GATE AND XOR/XNOR OR GATE - 特許庁

（ＺｎＳ）_ｘ（ＳｉＯ_２）_１−ｘ （Ｉ） ０．６≦ｘ≦０．９例文帳に追加

The expression (I) is (ZnS)_x(SiO_2)_1-x, (0.6≤x≤0.9). - 特許庁

縫針が加工布から抜けて針下でなくなったら（Ｓ５：ＮＯ）、針数カウンタｎが加算される（Ｓ６）。例文帳に追加

If a sewing needle comes off a fabric and ceases to be down (S5:NO), a needle counter n is added (S6). - 特許庁

エージェント１２ｎは、顧客２８ｎの情報を顧客データベース３８Ｄ（ｎ）に登録する。例文帳に追加

The agent 12n registers information on the customer 28n in a customer database 38D(n). - 特許庁

ｃＤＮＡライブラリーからｃＤＮＡをクローニングする方法例文帳に追加

METHOD FOR CLONING cDNA FROM cDNA LIBRARY - 特許庁

コード配列の転写をターゲティングおよび／または調節するため、特に、ＲＮＡ干渉（ＲＮＡｉ）、ミクロＲＮＡ（ｍｉＲＮＡ）、アプタマー、短い干渉ＲＮＡ（ｓｉＲＮＡ）、および／または短いヘアピンＲＮＡ（ｓｈＲＮＡ）のＲＮＡ配列を発現するためのＲＮＡポリメラーゼプロモーターを提供する。例文帳に追加

To provide RNA polymerase promoters for targeted and/or regulated transcription of coding sequences, and in particular for expressing RNA sequences for RNA interference (RNAi), micro RNA (miRNA), aptamers, short interferring RNA (siRNA), and/or short hairpin RNA (shRNA). - 特許庁

制御信号ＣがＬレベルのとき、ＮＡＮＤ回路ＮＡＮＤ１及びＮＯＲ回路ＮＯＲ１により第１の出力回路１を選択して制御し、制御信号ＣがＨレベルのとき、ＮＡＮＤ回路ＮＡＮＤ２及びＮＯＲ回路ＮＯＲ２により第２の出力回路２を選択して制御する。例文帳に追加

When a control signal C is at an L level, a NAND circuit NAND 1 and a NOR circuit NOR 1 select and control the first output circuit 1, and when the control signal C is at an H level, a NAND circuit NAND 2 and a NOR circuit NOR 2 select and control the second output circuit 2. - 特許庁

ｎ型ＭＯＳＦＥＴ：Ｎ５、Ｎ６、Ｎ７は、メインのｎ型ＭＯＳＦＥＴ：Ｎ１、Ｎ２、Ｎ４の不良な飽和特性に基因する、点Ｘａ、点Ｘｂ、及びＯＵＴにおける電圧の変動を抑制する。例文帳に追加

The n type MOSFETs N5, N6, and N7 suppress the variation in voltage at points Xa and Xb, and OUT due to defective saturation characteristics of the main n type MOSFETs N1, N2, and N4. - 特許庁

次いで、狭幅ＮＭＯＳ領域１０１ｎ及び広幅ＮＭＯＳ領域１０２ｎ内のゲート電極にｎ型不純物を導入する。例文帳に追加

Thereafter, n-type impurities are introduced to the gate electrodes in the narrow NMOS region 101n and the wide NMOS region 102n. - 特許庁

Ｐｂフリーはんだ４として、固相線温度が２００℃以下となるＳｎ−Ｉｎ系合金、Ｓｎ−Ｂｉ系合金、Ｓｎ−Ｚｎ系合金、Ｓｎ−Ｚｎ−Ｂｉ系合金もしくはＩｎを用いる。例文帳に追加

An Sn-In alloy, an Sn-Bi alloy, an Sn-Zn alloy, an Sn-Zn-Bi alloy, or In whose solidus temperature becomes 200°C or less is used as a Pb-free solder 4. - 特許庁

Ｎｓ＜Ｎｆ＜Ｎｈ 又は Ｎｓ＞Ｎｆ＞Ｎｈ （１） Ｎｆ・Ｄｆ＝０．２５λ （２） （Ｎｓ：基材の屈折率、Ｎｈ：厚膜の屈折率、Ｎｆ：中間膜の屈折率、Ｄｆ：中間膜の膜厚）例文帳に追加

(2) (where Ns is the refractive index of the substrate; Nh is the refractive index of the thick film; Nf is the refractive index of the middle layer; and Df is the thickness of the middle layer) between the substrate and the thick film. - 特許庁

一対の回折格子１１、１２の境界面の少なくとも一部に配置された薄膜２０を有する回折光学素子であって、それぞれのｄ線に対する屈折率ｎｄ１〜ｎｄ３は、ｎｄ１＜ｎｄ２、０．１５＜ｎｄ２−ｎｄ３＜０．８０、１／｛１００×（ｎｄ２−ｎｄ３）｝μｍ＜ｗ＜０．０５×Ｐμｍを満足する。例文帳に追加

The diffraction optical element includes a thin film 20 disposed in at least a part of a boundary face between a pair of diffraction gratings 11, 12. - 特許庁

９００ｎｍ〜１２００ｎｍの波長範囲内において波長分散は−２０ｐｓ／ｎｍ／ｋｍ以上＋２０ｐｓ／ｎｍ／ｋｍ以下である。例文帳に追加

The wavelength dispersion in the wavelength range of 900-1,200 nm is -20 to +20 ps/nm/km. - 特許庁

ハブ１０は、ＷｉＭＡＸネットワークＮ１とＢＡＮネットワークＮ２とを中継する。例文帳に追加

The hub 10 performs a relay between a WiMAX network N1 and a BAN network N2. - 特許庁

Ｓｎに対するＩｎのモル比が０．６５〜１．３となるようにＳｎおよびＩｎを秤量し、このＩｎおよびＳｎとＩｎＰとからＳｎ−Ｉｎ−Ｐ合金１１０を得る。例文帳に追加

Sn and In are weighed such that a molar ratio of In with respect to Sn ranges from 0.65 to 1.3, and an Sn-In-P alloy 110 is formed from the In and Sn and InP. - 特許庁

ＮＥＩＳＳＥＲＩＡ種用の核酸プローブおよび増幅オリゴヌクレオチド例文帳に追加

NUCLEIC ACID PROBES AND AMPLIFICATION OLIGONUCLEOTIDES FOR NEISSERIA SPECIES - 特許庁

Ｃｕ−Ｓｎ−Ｎｉ層及びＣｒ層は、Ｓｎが０〜２５ｗｔ％、Ｎｉが０〜２０ｗｔ％、Ｃｒが０〜１５ｗｔ％である。例文帳に追加

The Cu-Sn-Ni layer and the Cr layer contain 0-25 wt.% Sn, 0-20 wt.% Ni and 0-15 wt.% Cr. - 特許庁

各コラムブロックＣＢ０乃至ＣＢｎを選択する選択信号Ｓ０乃至Ｓｎはブロック選択回路ＣＢＳ０乃至ＣＢＳｎにより生成される。例文帳に追加

Selecting signals S0-Sn selecting each column block CB0-CBn are generated by block selecting circuits CBS0-CBSn. - 特許庁

ＮＡＮＤフラッシュメモリコントローラＣＮは、ＮＡＮＤフラッシュメモリＮ−１〜Ｎ−ｎ（ｎは自然数）が記憶するエラーフラグに基づき、書き込み対象のデータがあるメモリブロックのアドレスを各々のＮＡＮＤフラッシュメモリ毎に決定する。例文帳に追加

A NAND flash memory controller CN decides an address of a memory block having data to be written for each NAND flash memory based on a error flag stored in NAND flash memories N-1 to N-n (n: natural number). - 特許庁

ノードｎｄの遷移の傾きがΔｎｄ、ノードｎｎｄでの遷移の傾きが−Δｎｎｄであった場合に負荷駆動アンプの出力負荷容量は容量素子１０４の容量値の（１＋Δｎｎｄ／Δｎｄ）倍となる。例文帳に追加

When the inclination of the transition in a node nd is Δnd and the inclination of the transition in the node nnd is -Δnnd, an output load capacitance of the load driving amplifier becomes (1+Δnnd/Δnd) times capacitance value of the capacitance element 104. - 特許庁

ｎ^＋−ＩｎＰ基板２上に、ｎ−ＩｎＰバッファ層３、ｎ^−−ＩｎＧａＡｓ光吸収層４、ｎ−ＩｎＧａＡｓＰ中間層５、ｎ^＋−ＩｎＰアバランシェ増倍層６、ｎ^−−ＩｎＰ窓層７をエピタキシャル成長法により、順次積層する。例文帳に追加

An n-InP buffer layer 3, an n^--InGaAs light absorbing layer 4, an n-InGaAsP intermediate layer 5, an n^+-InP avalanche multiplication layer 6, and an n^--InP window layer 7 are formed sequentially on an n^+-InP substrate 2 by epitaxial growth. - 特許庁

前記信号入力用Ｎ型トランジスタＮ１及びＮ２を保護する保護回路Ｂ３、Ｂ４は、Ｎ型トランジスタＮ３、Ｎ４で形成される。例文帳に追加

Protective circuits B3 and B4 of the N type transistors N1 and N2 for complementary signal input are formed of N type transistors N3 and N4. - 特許庁

６個のフルＣＭＯＳセル構成（ＰＱ1、ＰＱ２，ＮＱ１−ＮＱ３、ＮＱ６）に４個のトランジスタ（ＮＱ４、ＮＱ５、ＮＱ７、ＮＱ８）を加えて、ＳＲＡＭセル（ＭＣ）を構成する。例文帳に追加

The SRAM cell (MC) is constituted by adding four transistors (NQ4, NQ5, NQ6, NQ7) to six full CMOS constitution (PQ1, PQ2, NQ1-NQ3, NQ6). - 特許庁

また、パルス磁場のパルス周波数Ｎを、１Ｈｚ≦Ｎ≦１００Ｈｚ、望ましくは、５Ｈｚ≦Ｎ≦６０Ｈｚ、例えば、Ｎ＝２０Ｈｚに設定した。例文帳に追加

The pulse frequency N of the pulse magnetic field is regulated so as to satisfy the formulas: 1 Hz≤N≤100 Hz, preferably 5 Hz≤N≤60 Hz, for example, N=20 Hz. - 特許庁

耐性合金としては、例えば、Ｉｎｃｏｎｅｌ（商標）６２５、Ｉｎｃｏｎｅｌ（商標）６０１、及びＨａｓｔｅｌｌｏｙ（登録商標）が使われる。例文帳に追加

As the tolerant alloy, for example, Inconel (trademark) 625, Inconel (trademark) 601, and Hastelloy (registered trademark), are used. - 特許庁

除去したアウタークラッドの屈折率ｎ４と、光学基板（６Ａ，６Ｂ）の屈折率ｎ６との間にはｎ６＞ｎ４の関係を有するようにする。例文帳に追加

The refractive index n4 of the removed outer clad and the refractive index n6 of the optical substrates (6A, 6B) satisfy the relation n6>n4. - 特許庁

有機ＥＬ素子内で光が感じる実効屈折率がｎであるとき、ｄを（６１０／ｎ）ｎｍ以上（７００／ｎ）ｎｍ以下に設定する。例文帳に追加

The lattice constant "d" is set (610/n) nm or larger and (700/n) nm or smaller, provided that the effective refractive index sensed by light in the organic EL element is n. - 特許庁

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。例文帳に追加

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode. - 特許庁

記録膜をＩｎ、Ｓｂ及びＳｎにＧｅを加えた合金で形成する。例文帳に追加

The recording film is formed of an alloy obtained by adding Ge to In, Sb and Sn. - 特許庁

位相誤差検出回路７は、入力信号の連続する２つのサンプリング位置ｎ，（ｎ−１）における信号レベルＸｎ、Ｘｎ−１について、それらの和Ａｎと差Ｂｎの比Ｃｎ（＝Ａｎ／２／Ｂｎ）を演算する演算器を備える。例文帳に追加

The phase error detection circuit 7 includes a computing unit which calculates a ratio Cn (=An/2/Bn) of a sum An and a difference Bn relating to a signal level Xn, X_n-1 in continuous two sampling positions (n), (n-1) of the input signal. - 特許庁

ＳＣＲ吸蔵ＮＨ_３量＜ＮＳＲ吸蔵ＮＯｘ量の場合には、ＮＳＲ吸蔵ＮＯｘ量とＳＣＲ吸蔵ＮＨ_３量の差をＳＣＲ生成ＮＨ_３量が上回るまでリッチスパイクが実行される（ステップ１８０，１９０）。例文帳に追加

When (the SCR occluded NH_3 amount)<(the NSR occluded NOx amount), a rich spike is executed until an SCR generated NH_3 amount exceeds the difference between the NSR occluded NOx amount and the SCR occluded NH_3 amount (Step 180, 190). - 特許庁

サーバ２０は、各端末装置１０＿１〜１０＿ｎから収集した各情報ＩＮＦ１〜ＩＮＦ３を記憶する。例文帳に追加

The server 20 stores each information INF1-INF3 collected from each terminal device 10_1-10_n. - 特許庁

ＮｃｈトランジスタＭＮ５とＭＮ７とには、それぞれＮｃｈトランジスタＭＮ６とＭＮ８とが接続される。例文帳に追加

The Nch transistors MN6 and MN8 are connected to the Nch transistors MN5 and MN7, respectively. - 特許庁

ｎ型ＩｎＧａＡｓ層３４上にｎ型ＩｎＰ層３６が設けられている。例文帳に追加

An n-type InP layer 36 is provided on the n-type InGaAs layer 34. - 特許庁

ＰＮＮＩ系マルチリンク最短経路サービスクラスルーティング例文帳に追加

SERVICE CLASS ROUTING WITH MULTI-LINK SHORTEST PATH OF PNNI SYSTEM - 特許庁