「くろーぬす」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

また、前記第一の薄膜は、添加物Ｍとして、Ａｌ、Ｃｒ、Ｍｎ、Ｓｃ、Ｉｎ、Ｒｕ、Ｒｈ、Ｃｏ、Ｆｅ、Ｃｕ、Ｎｉ、Ｚｎ、Ｌｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｔｉ、Ｈｆ、Ｓｎ、Ｐｂ、Ｍｏ、Ｖ、Ｎｂ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂから選ばれる少なくとも一種の元素を含むことを特徴とする追記型光記録媒体である。例文帳に追加

The first thin film contains at least one element selected from Al, Cr, Mn, Sc, In, Ru, Rh, Co, Fe, Cu, Ni, Zn, Li, Si, Ge, Zr, Ti, Hf, Sn, Pb, Mo, V, Nb, C, Si, Ge, Sn and Pb as an additive M. - 特許庁

不一致検出回路４ａ〜４ｎは、ＰＮ符号発生回路２ａ〜２ｎにおける基準ＰＮ符号ｊ１とｊｎ、ｊ２とｊ１、ｊｎとｊｎ−１という様に比較し、基準ＰＮ符号の一致を判定する。例文帳に追加

Dissidence detection circuits 4a-4n discriminate coincidence of the reference PN code by comparing reference PN codes in such a manner as j1 and jn, j2 and j1, and jn and jn-1. - 特許庁

式（１） ４０ｎｍ≦Ｒｅ（５５０）≦６０ｎｍ（式（１）中、Ｒｅ（５５０）は波長５５０ｎｍにおける面内方向のレターデーションを表す。）式（２） １００ｎｍ≦Ｒｔｈ（５５０）≦３００ｎｍ（式（２）中、Ｒｔｈ（５５０）は波長５５０ｎｍにおける膜厚方向のレターデーションを表す。）例文帳に追加

In expression (1), Re(550) represents a retardation value in a plane direction at a wavelength of 550 nm, and in expression (2), Rth(550) represents a retardation value in a film thickness direction at a wavelength of 550 nm. - 特許庁

そして、平面方向の屈折率をｎｘ，ｎｙとし、膜厚方向の屈折率をｎｚとした場合に（ｎｘ−ｎｚ）／（ｎｘ−ｎｙ）で表されるＮｚ係数が、λ／２位相差部７で０＜Ｎｚ＜１であり、λ／４位相差部９でＮｚ＞１であることを特徴としている。例文帳に追加

When refractive indexes in the plane direction are nx, ny and a refractive index in the film thickness direction is nz, an Nz coefficient expressed by (nx-nz)/(nx-ny) is 0<Nz<1 on the λ/2 retardation part 7 and is Nz>1 on the λ/4 retardation part 9. - 特許庁

検査部２２はＲＩＰ部１０にて生成されたラスターデータのｎページ目を先行するラスターデータの（ｎ−１）〜（ｎ−ｍ）ページと比較する。例文帳に追加

An inspection section 22 compares an n-th page of raster data generated by an RIP section 10 with (n-1)-(n-m) pages of precedent raster data. - 特許庁

高速ロータ１０の磁石数をｎ_ｈ、低速ロータ２０の歯数をｎ_ｌ、固定部３０の磁性体片数をｎ_ｓとするとき、ｎ_ｓ＝ｎ_ｌ±ｎ_ｈが満たされる。例文帳に追加

The equation n_s=n_l±n_h is satisfied wherein the number of magnets of the high speed rotor 10 is n_h, the number of teeth of the low speed rotor 20 is n_l and the number of magnetic material pieces of the stationary portion 30 is n_s. - 特許庁

各遅延パス２０−１〜２０−ｎのノードＮ２と出力端子ＯＵＴとの間に接続選択回路３０−１〜３０−ｎがそれぞれ設けられている。例文帳に追加

Connection selection circuits 30-1-30-n are respectively provided between nodes N2 of the delay paths 20-1-20-n and an output terminal OUT. - 特許庁

ノルウォークウイルス（ＮＶ）を認識するモノクローナル抗体例文帳に追加

MONOCLONAL ANTIBODY RECOGNIZING NORWALK VIRUS(NV) - 特許庁

昇圧回路は、ノード（Ｎ１，Ｎ３）間に接続されたポンプ容量（ＣＰ１）と、ノード（Ｎ２，Ｎ４）間に接続されたポンプ容量（ＣＰ２）とを有する。例文帳に追加

A boosting circuit has a pump capacitor CP1 connected between nodes N1, N3 and a pump capacitor CP2 connected between nodes N2, N4. - 特許庁

ＯＮＵ１０２は、通常のＰＯＮ標準に基づくＯＮＵと同様に、ＯＮＵ装置制御信号１２４を処理する。例文帳に追加

The ONU 102 processes the ONU device control signal 124 in a manner similar to the ONU based on an ordinary PON standard. - 特許庁

ＯＮＵ１０２は、通常のＰＯＮ標準に基づくＯＮＵと同様に、ＯＮＵ装置制御信号１２４を処理する。例文帳に追加

The ONU 102 processes the ONU device control signal 124, similar to the ONU conforming to the ordinary PON standard. - 特許庁

４６５ｎｍ〜６２０ｎｍの最大透過率が７０％以上の着色層材料において、３８０ｎｍ〜４６５ｎｍの平均透過率が６２０ｎｍ〜７８０ｎｍの平均透過率よりも大きくなるように調整する。例文帳に追加

The colored layer material with ≥70% maximum transmissivity at 465 to 620 nm is adjusted so that 380 to 465 nm mean transmissivity becomes larger than 620 to 780 nm mean transmissivity. - 特許庁

ＳＣ６ポリペプチドおよびＳＣ６ポリヌクレオチド例文帳に追加

SC6 POLYPEPTIDE AND SC6 POLYNUCLEOTIDE - 特許庁

Ｍｇ，Ｎｉ，Ｍｎおよび不可避的不純物からなり、組成比がＭｇ_２．７〜３．３Ｎｉ_１．６５〜２．５Ｍｎ_０．６５〜１．５であることを特徴とする水素吸蔵合金。例文帳に追加

The hydrogen storage alloy contains Mg, Ni, Mn, and unavoidable impurities and has a composition ratio of Mg_2.7-3.3 Ni_1.65-2.5 Mn_0.65-1.5. - 特許庁

ｐ−ＩｎＰスペーサ層４とｎ−ＩｎＰブロッキング層９上にｐ−ＩｎＰクラッド層６、ｐ−ＧａＩｎＡｓＰコンタクト層７、ｐ側電極１０が積層され、ｎ−ＩｎＰ基板１の裏面にはｎ側電極１１が配置される。例文帳に追加

A p-InP clad layer 6, a p-GaInAsP contact layer 7 and a p-side electrode 10 are laminated on the spacer layer 4 and the blocking layer 9, and an n-side electrode 11 is arranged on the rear surface of the substrate 1. - 特許庁

ＮトランジスタＮ１５，Ｎ１７は，ビット線ＢＬｎに対して直列に接続されており，ＮトランジスタＮ１６，Ｎ１８は，ビット線ＢＬｎｂに対して直列に接続されている。例文帳に追加

The N transistors N15, N17 are connected in series for the bit line BLn, and the N transistors N16, N18 are connected in series with respect to the bit line BLnb. - 特許庁

ＳＮＦエンティティ２０４は、ＰＳＴＮドメインプロトコルを用いてＰＩＮゲートウェイ２０６と通信し、ＰＳＴＮイベントに関連する情報をＰＩＮゲートウェイ２０６に渡す。例文帳に追加

The SNF entity 204 communicates with a PIN gateway 206 by using a PSTN domain protocol, and transfers information related with the PSTN event to the PIN gateway 206. - 特許庁

複数のローカルネットワークＰＢＮが中継ネットワークＰＢＢＮに接続されている。例文帳に追加

A plurality of local networks PBNs are connected to a relay network PBBN. - 特許庁

ブロンズ法Ｎｂ３Ｓｎ超電導線材製造用ＮｂまたはＮｂ基合金棒、Ｎｂ３Ｓｎ超電導線材製造用前駆体およびその製造方法、並びにＮｂ３Ｓｎ超電導線材例文帳に追加

Nb OR Nb-BASED ALLOY ROD FOR MANUFACTURE OF Nb3Sn SUPERCONDUCTING WIRE BY BRONZE METHOD, PRECURSOR FOR MANUFACTURE OF Nb3Sn SUPERCONDUCTING WIRE, ITS MANUFACTURING METHOD, AND Nb3Sn SUPERCONDUCTING WIRE - 特許庁

−０．４９４×ｔ_Ru＋４．３０≦ｔ_Si≦−０．４９４×ｔ_Ru＋５．７０（１）２．５ｎｍ≦ｔ_Ru≦３．５ｎｍ（２）例文帳に追加

-0.494×t_Ru+4.30≤t_Si≤-0.494×t_Ru+5.70 (1), 2.5 nm≤t_Ru≤3.5 nm (2). - 特許庁

本発明に係る受光素子は、ＩｎＰ基板１０１上に、ｎ−ＩｎＰバッファ層１０２、ｎ−ＩｎＧａＡｓ光吸収層１０３、ｎ−ＩｎＰ窓層１０４が順次形成されている。例文帳に追加

The light receiving element is made by forming an n-InP buffer layer 102, an n-InGaAs optical absorption layer 103, and an n-InP window layer 104 in sequence on an InP substrate 101. - 特許庁

またろう材１０Ｂは、ＡｕＳｎ層としてのＡｕＳｎ箔１２とＮｉ層としてのＮｉめっき層１１ａ（１１ｂ）とを積層した構成である。例文帳に追加

The brazing filler metal 10B comprises laminating an AuSn foil 12 as an AuSn layer and a Ni plated layer 11a (11b) as a Ni layer. - 特許庁

−２．０≦ΔＮｉ≦０．２、 −０．２≦ΔＭｏ≦２．０且つ、 −０．２≦ΔＮｉ＋ΔＭｏ≦０．２ここで、ΔＮｉ＝Ｎｉ（１０）−Ｎｉ（１００）、ΔＭｏ＝Ｍｏ（１０）−Ｍｏ（１００）例文帳に追加

-0.2≤ΔMo≤2.0 and -0.2≤ΔNi+ΔMo≤0.2; wherein ΔNi=Ni(10)-Ni(100), and ΔMo=Mo(10)-Mo(100). - 特許庁

Ｚｎ極性面のＺｎ_１−ＸＭｇ_ＸＯを活性層とし、膜厚が３０ｎｍ以下で０．３３≦Ｘ≦０．６１とした発光デバイス。例文帳に追加

The light-emitting device is characterized in that its active layer is Zn_1-XMg_XO of a Zn polar face, the film thickness is ≤30 nm, and X satisfies the condition 0.33≤X≤0.61. - 特許庁

ＩＮ１＝ＩＮ２＝ＶＤＤ０のとき、トランジスタＭＮ１，ＭＮ２を導通させて出力端子にＶＤＤ０を出力する。例文帳に追加

When IN1=IN2=VDD0, transistors MN1, MN2 are allowed to conduct to output VDD0 to the output terminal. - 特許庁

−（ＣＨ_2 −ＣＨ_2 −ＣＯ）ｎ−（Ｒ−ＣＯ）ｍ− ・・・（１） ここで、１．０５≧（ｎ＋ｍ）／ｎ≧１．００、 Ｒは炭素数が３以上のアルキレン基である。例文帳に追加

In this formula, n and m satisfy an equality/inequality 1.05≥(n+m)/n≥1.00, and R means an alkylene group having three or more carbon. - 特許庁

ＰＮＡプローブを利用した検体中の目的ＤＮＡまたはＲＮＡの検出方法及び検出用キット、ＰＮＡプローブとハイブリダイズさせる目的ＤＮＡまたはＲＮＡの調製方法及び調製用キット、ならびに目的ＤＮＡまたはＲＮＡを検出するためのＰＮＡチップ。例文帳に追加

DETECTION METHOD AND DETECTION KIT FOR OBJECTIVE DNA OR RNA IN SPECIMEN USING PNA PROBE, PREPARATION METHOD AND PREPARATION KIT FOR OBJECTIVE DNA OR RNA TO BE HYBRIDIZED WITH PNA PROBE, AND PNA CHIP FOR DETECTION OF OBJECTIVE DNA OR RNA - 特許庁

Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ、ＳＴＩ領域の作成がＳｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ、ＳＯＩウェーハのためのＳＩＭＯＸ作成プロセスに組み入れられる。例文帳に追加

Creation of an STI (Shallow Trench Isolation) region is incorporated in an SIMOX creation process for an SOI (Silicon On Insulator). - 特許庁

前回のプロット点Ｐ_ｎ−１から今回のプロット点Ｐ_ｎに向かう判定ベクトルＰ_ｎ−１Ｐ_ｎを算出する。例文帳に追加

Determination vector P_n-1P_n from a previous plot point P_n-1 toward present plot point P_n is calculated. - 特許庁

検知ユニット２０（１）〜２０（ｎ）は、直列接続されたｎ個の電池セルＣＬ（１）〜ＣＬ（ｎ）のセル電圧Ｖｃ（１）〜Ｖｃ（ｎ）を判定電圧と比較する。例文帳に追加

Detection units 20(1)-20(n) compare a reference voltage with cell voltages Vc(1)-Vc(n) of n battery cells CL(1)-CL(n) in series connection. - 特許庁

ｐクラッド層１５は、厚さ０．５〜１０ｎｍのｐ−ＡｌＧａＮ層と、ＩｎＧａＮ層とを繰り返し成長させて積層させた超格子構造とする。例文帳に追加

A p-cladding layer 15 has a superlattice structure where a p-AlGaN layer of 0.5-10 nm thick and an InGaN layer are grown repeatedly and laminated. - 特許庁

遅延制御回路は、制御信号ＣＮＴ１，ＣＮＴ２を対応する回路ブロックに出力する。例文帳に追加

The delay control circuits output control signals CNT1, CNT2 to their corresponding circuit blocks. - 特許庁

同一構成の論理反転回路１０ａ、１０ｂ、１０ｃ、１０ｄは、それぞれ、ＰＭＯＳトランジスタＭＰ１（以下、単にＭＰ１と略す）、ＮＭＯＳトランジスタＭＮ１、ＭＮ２（以下、単にＭＮ１、ＭＮ２と略す）を備える。例文帳に追加

Logic inversion circuits 10a, 10b, 10c and 10d of the same constitution are respectively provided with a PMOS transistor MP1 (abbreviated to be only MP1, hereafter), NMOS transistors MN1 and MN2 (abbreviated to be only MN1 and MN2, hereafter). - 特許庁

ｎ−ＧａＮ層１０にドレイン電極１３を接続する。例文帳に追加

A drain electrode 13 is connected to the n-GaN layer 10. - 特許庁

Ｎ−ｍｙｃＤｏｗｎｓｔｒｅａｍＲｅｇｕｌａｔｅｄＧｅｎｅ２に対するモノクローナル抗体の作成とプロテインチップを使用したＮＤＲＧ２の測定例文帳に追加

PREPARATION OF MONOCLONAL ANTIBODY TO N-MYC DOWNSTREAM REGULATED GENE 2 AND DETERMINATION OF NDRG2 USING PROTEIN CHIP - 特許庁

ＮＯｘ量パラメータＴＮＯｘに応じて還元時間ＴＲＳＰが設定される（Ｓ２６）。例文帳に追加

Reduction time TRSP is established according to the NOx quantity parameter TNOx (S26). - 特許庁

第１、第２の選択トランジスタ１３ｄ、１４ｅは、ビット線ＢＬ０と第１のＮＡＮＤユニットＮＡＮＤ０との間に直列接続されている。例文帳に追加

A first and second selection transistors 13d, 14e are connected in series between the bit line BL0 and the first NAND unit NAND0. - 特許庁

そして、この入力軸２６回転速度予測値ＮＩＮ_model(ｎ＋δＴ)を用いて入力慣性トルクＴＲＱＩ(ｎ)を算出し、この慣性トルクＴＲＱＩ(ｎ)分を考慮してベルト挟圧力Ｐ_out(ｎ)を増加させる（Ｓ１０９〜Ｓ１１１）。例文帳に追加

Then, input inertial torque TRQI(n) is calculated with the prediction value NIN_model(n+δT), and belt pinch pressure P_out(n) is increased in consideration of the torque TRQI(n) (S109-S111). - 特許庁

さらに、中間層１６Ｃ，１６Ｄ（ＺｎＳｅ層）のうち第２上部クラッド層１６Ｂ（ＢｅＺｎＴｅ層）との界面にＺｎ原子が配置されている。例文帳に追加

Further, Zn atoms are arranged on interfaces of the intermediate layers 16C, 16D (ZnSe layer) and the second upper clad layer 16B (BeZnTe layer). - 特許庁

ＤＮＳ問い合わせ装置、ＤＮＳ問い合わせ方法、および記録媒体例文帳に追加

DNS INQUIRY DEVICE, DNS INQUIRY METHOD AND RECORDING MEDIUM - 特許庁

イメージＮＲＤガイド—マイクロストリップ線路変換器及びイメージＮＲＤガイド回路例文帳に追加

IMAGE NRD GUIDE MICRO STRIP LINE CONVERTER AND IMAGE NRD GUIDE CIRCUIT - 特許庁

クロック・データ再生装置１２_１〜１２_ｎは、入力データＤ１〜Ｄｎを再生してバッファ１４_１〜１４_ｎに印加し、入力データＤ１〜Ｄｎからクロックを再生し、その再生クロックからデータＤ１〜ＤｎのデータレートＸ１〜Ｘｎ（ｂｐｓ）を検出し、ＣＰＵ１６に通知する。例文帳に追加

Clock data recovery units 12_1 to 12_n recover input data D1 to Dn and supply the data to buffers 14_1 to 14_n, recover clocks from the input data D1 to Dn, detect data rates X1 to Xn (bps) of the input data D1 to Dn from the recovered clocks to inform a CPU 16 about them. - 特許庁

主成分としてＦｅ_2 Ｏ_3 ５０〜５６モル％、ＺｎＯ３〜２５モル％、残部がＭｎＯからなるＭｎＺｎフェライトに、副成分としてＣａＯ０．０２〜０．１重量％、ＳｉＯ_2 ０．００２〜０．０５重量％、ＺｒＯ_2 ０．００５〜０．１重量％、Ｎａ０．００５〜０．０５重量％を添加する。例文帳に追加

To MnZn ferrite consisting principally of 50 to 56 mol% Fe2O3, 3 to 25 mol% ZnO, and MnO as the remainder, 0.02 to 0.1 wt.% CaO, 0.002 to 0.05 wt.% SiO2, 0.005 to 0.1 wt.% ZrO2, and 0.005 to 0.05 wt.% NaO are added as accessory ingredients. - 特許庁

リーク電流キャンセル回路２にはＰＮＰトランジスタＰＴ１乃至３、ＮＰＮトランジスタＮＴ２、ＮＰＮトランジスタＮＴ３、及び抵抗Ｒ３が設けられる。例文帳に追加

The leakage current canceling circuit 2 is provided with PNP transistors PT1-3, an NPN transistor NT2, an NPN transistor NT3, and a resistor R3. - 特許庁

入力信号ＩＮがＬレベルからＨレベルになると、ｎＭＯＳＦＥＴ１０７＝ＯＮ状態、反転出力信号ＯＵＴｘ＝Ｌレベル、ｐＭＯＳＦＥＴ１０６＝ＯＮ状態、ｐＭＯＳＦＥＴ１１２＝ＯＮ状態となる。例文帳に追加

When an input signal N changes from a low level to a high level, nMOSFET 107=ON state, inversion output signal OUTx=low level, pMOSFET 106=ON state and pMOSFET 112=ON state are satisfied. - 特許庁