「イオン注入シリコン」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

埋込イオン注入層を介して複数のエピタキシャル層が積層形成されたエピタキシャルウェーハを極めて能率的に製造でき、形成されるイオン注入層の横方向拡散も少ないシリコンエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method for manufacturing a silicon epitaxial wafer for extremely efficiently manufacturing an epitaxial wafer where a plurality of epitaxial layers are laminated through an embedded ion injection layer, and for reducing the lateral diffusion of the formed ion injection layer. - 特許庁

トランジスタにおけるシリコン基板上形成されたすくなくともＮ^^＋拡散層のような種々のイオン種が注入によって、Ｃｏシリサイド膜の形成が困難担っている領域に、Ｐイオンを注入してＣｏシリサイドの形成を容易にする。例文帳に追加

By injecting P ions into a region, where the Co silicide film is hard to be formed since various ions, such as at least an N+ diffusion layer formed on a silicon substrate in a transistor, are injected, the Co silicide is formed easily. - 特許庁

シリコン基板の活性領域に、同一のレジストパターンをマスクとして、ウエル形成用の不純物イオン注入と、該ウエル内に形成されるトランジスタの閾値調整用の不純物イオン注入とを行うことを特徴とする半導体装置の製造方法により上記課題を解決する。例文帳に追加

In this method of manufacturing semiconductor device, the impurity ion implantation which is performed for forming a well, and the impurity ion implantation which is performed for adjusting the threshold of a transistor formed in the well, are performed on the active area of a silicon substrate by using the same resist pattern as a mask. - 特許庁

埋込イオン注入層を介して複数のエピタキシャル層が積層形成されたエピタキシャルウェーハを極めて能率的に製造でき、形成されるイオン注入層の横方向拡散も少ないシリコンエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method of producing a silicon epitaxial wafer, which is capable of efficiently producing the epitaxial wafer in which plural epitaxial layers are stacked through buried ion implanted layers and by which the silicon epitaxial wafer small in diffusion of the formed ion implanted layers in the lateral direction can be obtained. - 特許庁

このような接合工程の後、外部から衝撃を加えることでイオン注入層１１内でのＳｉ−Ｓｉ結合を切り、単結晶Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。例文帳に追加

By applying shock from outside after the bonding process, Si-Si bonds inside the ion implanted layer 11 are cut to automatically peel off a single crystal silicon thin film along the crystal plane at a position corresponding to the predetermined depth (average ion implantation depth L) near the surface of the single crystal Si substrate 10. - 特許庁

ｐ型シリコン基板１上の表面の領域にＭＯＳＦＥＴの活性領域を分離するフィールド酸化膜２を形成し、ゲート酸化膜を介してゲート電極を形成し、ヒ素イオン注入層５にイオン注入し熱処理を行いｎ型拡散層６を形成する。例文帳に追加

A field oxide film 2, isolating the active region of a MOSFET is formed in a region on the surface of a p-type silicon substrate 1, a gate electrode is formed via a gate oxide film, ions are implanted into an arsenic ion implantation layer 5, and the substrate 1 is subjected to heat treatment to form a n-type diffused layer 6. - 特許庁

ウェーハの表面からＢＯＸ層１２よりも設定深さの範囲のシリコン層１３までイオンを注入する第１の工程と、第１の工程で得られたウェーハを加熱してイオンが注入された部位の結晶性を回復させる第２の工程とを含む。例文帳に追加

A method of reducing crystal defect of simox wafer includes: a first step of implanting ions from a surface of a wafer into a silicon layer 13 of a range of set depth from the BOX layer 12; and a second step of heating the wafer obtained in the first step to restore the crystallinity of a portion where the ions are implanted. - 特許庁

ゲート電極の両側に形成された浅い結合のソース領域２０ａ及びドレイン領域２２ａとに、シリコン基板１０に対して垂直の方向からヒ素Ａｓ^+を高濃度でイオン注入して、２回目の高濃度イオン注入を行う（図１（Ｃ））。例文帳に追加

A second high-dose ion implantation is made by implanting arsenic As+ with a high concentration to the silicon substrate from a direction perpendicular to the silicon substrate to the source region 20a and the drain region 22a each having a shallow junction and both formed on both sides of the gate electrode (Fig.1 (c)). - 特許庁

面方位が（１００）であるシリコンウェハ１に対して、シリコンウェハ１に対して垂直な軸から７°傾けた方向であり、かつシリコンウェハ１の中心を回転軸とした場合にノッチ又はオリフラの中心から２７°回転させた方向から、注入深さが０．５〜１μｍとなるように不純物イオンを注入することにより、素子領域にウェル１０を形成する。例文帳に追加

A well 10 is formed in an element region by doping impurity ion to a silicon wafer 1 having the surface orientation (100) in the doping depth of 0.5 to 1 μm from the direction inclined by 7° from the vertical axis for the silicon wafer 1, and rotated by 27° from the center of notch or orientation flat when the center of the silicon wafer 1 is set as the rotating axis. - 特許庁

シリコン基板１上にゲート酸化膜３、ゲート電極となるポリシリコン膜４、サイドウォール５を形成し、イオン注入による不純物導入によってソース、ドレイン領域を形成した後、コバルト膜６を堆積し、第１の熱処理で第１相のコバルトシリサイド膜７をシリコン基板１およびポリシリコン膜４上に形成し、未反応のコバルト膜６を除去する。例文帳に追加

A gate oxide film 3, a polysilicon film 4 becoming a gate electrode, and a sidewall 5 are formed on a silicon substrate 1, a source-drain region is formed by introducing impurities by ion implantation, and then a cobalt film 6 is deposited, and a first phase cobalt silicide film 7 is formed by first heat treatment on the silicon substrate 1 and the polysilicon film 4 before the unreactive cobalt film 6 is removed. - 特許庁

アクチュエータ装置の製造方法において、酸化シリコン膜上に酸化ジルコニウム膜を形成する工程と、酸化ジルコニウム膜に、酸化ジルコニウム膜と下電極に対して密着性を有する金属をイオン注入する工程と、金属がイオン注入された層を熱処理する工程と、金属がイオン注入された酸化ジルコニウム膜上に下電極を形成する工程と、を備える。例文帳に追加

The process for fabricating an actuator comprises a step for forming a zirconium oxide film on a silicon oxide film, a step for implanting ions of such a metal as exhibiting adhesion to the zirconium oxide film and a lower electrode into the zirconium oxide film, a step for heat treating a layer into which the metal ions are implanted, and a step for forming the lower electrode on the zirconium oxide film into which the metal ions are implanted. - 特許庁

マスクで第１領域保護し、アルミイオンをイオン注入し、熱処理することにより、ゲート誘電体層（２）と、Ｎ＋ポリシリコンゲート（４）との間に、ＡｌｘＯｖの高誘電率界面誘電体層（３）が形成され、フェルミピニング効果が強化され、結果として、Ｎ＋ポリシリコンのＰ−ＭＯＳの仕事関数は、Ｐ＋ポリシリコンゲートの関数に近い値に調整される。例文帳に追加

The first region is protected by a mask, an aluminum ion is injected, and heat treatment is performed, thus forming a high-dielectric-constant interface dielectric layer 3 of AlxOv between the gate dielectric layer 2 and the N+ polysilicon gate 4, strengthening Fermi pinning effect, and hence adjusting a work function of the P-MOS of N+ polysilicon to a value close to the function of a P+ polysilicon gate. - 特許庁

シリコン単結晶ウェーハの主面にボロンをイオン注入し、続いてドライブイン酸化を施してボロンをシリコン単結晶ウェーハに拡散する拡散ウェーハの製造方法において、ボロンをイオン注入した直後から４０時間以上経過後にドライブイン酸化を施し、その後に抵抗値を測定する。例文帳に追加

In the method of manufacturing a diffusion wafer where boron ions are implanted into a principal plane of a silicon single-crystal wafer, and then drive-in oxidation is conducted on the principal plane to diffuse the boron ions into the silicon single-crystal wafer, the drive-in oxidation is conducted for 40 or longer hours, immediately after the ion implantation of boron, and then a resistance value is measured. - 特許庁

バルク層１３に形成された高濃度ボロン層１４に１×１０^１３／ｃｍ^２以上の密度でイオン注入されたボロンと、このボロンのイオン注入に起因するシリコン単結晶基板１０の裏面側部のシリコン格子の乱れとにより、デバイス工程の熱処理時、ＳＩＭＯＸ基板２０の内部の金属不純物ｃが十分にゲッタリングされる。例文帳に追加

In the heat treatment in the device process, metal impurities (c) in the SIMOX substrate are sufficiently gettered because of boron ion-injected into a high-density boron layer 14 formed in a bulk layer 13 to a density of ≥1×10^13/cm^2 and disorder of a silicon grating at the reverse-surface side part of a silicon single-crystal substrate due to the ion injection of boron. - 特許庁

イオン注入により素子領域１１２に含まれるソース／ドレイン領域１１５をｐ型シリコン基板１０１上に形成するためのレジスト膜１０２の開口部に対応する第１のパターン孔と、イオン注入により拡散領域１１７をｐ型シリコン基板１０１上のダミー領域１１３に形成するためのレジスト膜１０２の開口部に対応する第２のパターン孔とを備えるレチクルを用いる。例文帳に追加

The reticle having a first pattern hole corresponding to the opening of a resist film 102 for forming a source/drain region 115 included in an element region 11 by ion implanting and a second pattern hole corresponding to the opening of the resist film 102 for forming a diffused region 117 on a dummy region 113 on a p-type silicon substrate 101 by ion implanting is used. - 特許庁

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。例文帳に追加

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)). - 特許庁

層間酸化膜８の上面８ｂに形成された凹凸を有する非晶質シリコン膜１１の上面１１ｂに対して、大電流機を用いて注入量８×１０^15ａｔｏｍ／ｃｍ^2 、注入エネルギー２０Ｋｅｖ、入射角０度で矢印１３で示すイオン注入を行うことにより、上面１４ｂが平坦化された非晶質シリコン膜１４を形成する。例文帳に追加

An amorphous silicon film 14 whose top 14b is flattened is made by subjecting it to ion implantation shown by the arrow 13, with 0 degrees for incident angle, 20 keV of implantation energy, and 8×1015 atom/cm2, using a large current machine, to the topside of the amorphous silicon film having a recess made in an upper side 8b of an interlayer oxide film 8. - 特許庁

入射光を電気信号に変換するＮ型フォトダイオードが形成される領域を開口したレジストをシリコン基板上に形成するステップと、Ｎ型フォトダイオードを形成するためのイオン注入を、シリコン基板の主面の法線方向に対して注入角度をつけて、かつ、互いに異なる注入方向から複数回行うステップを含む。例文帳に追加

The method includes steps of forming a resist having an opening for forming an n-type photodiode for conversion of incident light to an electric signal on a silicon substrate, and carrying out ion implantation by a plurality of times from mutually different implantation directions with different implantation angles to a normal direction to the main surface of the silicon substrate. - 特許庁

絶縁性基板上に、接着剤を用いないで単結晶シリコン集積回路を作製すると共に、単結晶シリコン集積回路の活性領域が水素イオン注入等のダメージを受けず、素子本来の特性を十分に発揮することのできる半導体装置を提供する。例文帳に追加

To provide a semiconductor device where a single crystal silicon integrated circuit is made on an insulating substrate without an adhesive, an active area does not receive damage due to a hydrogen ion implantation etc., and the proper characteristic of the device can be sufficiently shown. - 特許庁

転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。例文帳に追加

The dislocation layer 12 is formed under the condition that dislocation is generated in the surface region of the single crystal silicon substrate 11 where the gallium nitride layer 14 is formed and no dislocation is generated on the outermost surface of the single crystal silicon substrate 11. - 特許庁

ポリシリコン膜パターン１２０ｂにより露出される誘電膜パターン１１０ａをエッチングした後、ポリシリコン膜パターンをマスクとして用いて、基板に不純物をイオン注入することにより、垂直プロファイルを有するソース領域１３４ａ／ドレーン領域１３４ｂを形成する。例文帳に追加

After etching the dielectric film pattern 110a exposed by the polysilicon film pattern 120b, a source region 134a/a drain region 134b having a vertical profile are formed by means of the ion implantation of impurities into the substrate by using the polysilicon film pattern as a mask. - 特許庁

半導体基板上にゲートポリシリコン１０３を成長させてイオン注入を行い、酸化膜１０４、窒化膜１０５を順次堆積した後、パターニングし、これらをマスクにしてゲートポリシリコンをエッチングしてゲート電極を形成する。例文帳に追加

A polysilicon 103 is grown on a semiconductor substrate and ion-implanted to be patterned, so as to form a gate electrode by etching away the gate polysilicon 103 using the films 104, 105 after successively depositing an oxide film 104 and a nitride film 105. - 特許庁

半導体基板１上に、ゲート絶縁膜２と厚さ２００ｎｍの電極用ポリシリコン膜３とを形成した後、電極用ポリシリコン膜３をマスクとしてイオン注入４を行ない、不純物拡散層５を形成する。例文帳に追加

A gate insulating film 2 and a polysilicon film 3 for an electrode whose thickness is 200 nm are formed on a semiconductor substrate 1, and ion injection 4 is carried out with a polysilicon film 3 for an electrode as a mask so that an impurity diffusion layer 5 can be formed. - 特許庁

本願発明の発明者らは、鋭意研究を重ねた結果、半導体装置において、不純物イオンが注入されたシリコン上に、シリサイド膜を有する配線において、前記シリコンの酸素濃度が１×１０^18／ｃｍ^3以下とすることにより上記問題を解決した。例文帳に追加

In wiring possessing a silicide film on silicon, to which impurity ions are implanted in a semiconductor device, the problem is solved by keeping the oxygen concentration in the silicon at 1×10^18/cm^3 or lower. - 特許庁

シリコン基板表面に選択的に、熱酸化を増速させる不純物をイオン注入等で導入した後、上記不純物を導入したシリコン基板の酸化（希釈酸化）、酸窒化あるいは再酸化を連続して行い、半導体チップ上で膜厚の異なる複数種のゲート絶縁膜を形成する。例文帳に追加

After impurities that accelerate thermal oxidation are selectively introduced onto a silicon substrate surface by ion implantation or the like, the silicon substrate onto which the impurities are introduced is subjected to oxidation (dilution oxidation), oxynitriding or reoxidation continuously to form a plurality of kinds of gate insulating films having different film thicknesses on a semiconductor chip. - 特許庁

その後、ｐＭＯＳ領域のみにマスク層４を形成して、ｎＭＯＳ領域のみにシリコンをイオン注入し、アニール処理することにより、ｎＭＯＳ領域にはシリコンリッチ状態のゲート電極５を、ｐＭＯＳ領域にはＮｉリッチ状態のゲート電極６を形成する。例文帳に追加

Thereafter, a gate electrode 5 of rich silicon state is formed in the nMOS region and a gate electrode 6 of rich Ni state is formed in the pMOS region by conducting the annealing process through formation of a mask layer 4 only to the pMOS region and silicon ion implantation only to the nMOS region. - 特許庁

シリコン単結晶基板に酸素イオンを注入し、その後高温熱処理を施すことにより、埋め込み酸化層および表面シリコン層を形成するＳＩＭＯＸ基板において、ＳＯＩ層の貫通転位欠陥の密度が１００個／ｃｍ^2 未満であることを特徴とするＳＩＭＯＸ基板である。例文帳に追加

In an SIMOX substrate where an oxide ion is implanted to a silicon mono-crystal substrate, and high temperature heat treatment is carried out to form an embedded oxide layer and a surface silicon layer, the density of the through-displacement failure of an SOI layer is set so as to be 100 pieces/cm^2. - 特許庁

ウェーハの表面からシリコン層１３に注入したイオンを結晶欠陥（１４，１５）に衝突させて結晶欠陥を壊す第１の工程と、第１の工程で得られたウェーハを加熱してシリコン層１３を再結晶させる第２の工程とを含む。例文帳に追加

A method for reducing crystal defects of a SIMOX wafer includes: a first process to destroy crystal defects by making ion injected into a silicon layer 13 from the surface of a wafer collide with crystal defects (14, 15); and a second process to recrystalize the silicon layer 13 by heating the wafer obtained in the first process. - 特許庁

次に、溝部４を埋め込むように、シリコン酸化膜５を介して断面略Ｔ字状のポリシリコン層から成る絶縁ゲート６を形成し、絶縁ゲート６をマスクとしてイオン注入及びアニール処理を行うことにより、ドレイン領域８及びソース領域９を形成する。例文帳に追加

Finally, a drain region 8 and a source region 9 are formed by forming an insulating gate 6 of polysilicon layer, having substantially T-shaped cross-section through the silicon oxide film 5, while filling the trench 4 and performing ion implantation and annealing using the insulating gate 6 as a mask. - 特許庁

不純物を導入するイオン注入後に第１の熱処理用保護膜（窒化シリコン膜６）を形成し、次に第２の熱処理用保護膜（窒化シリコン膜７）を形成してから、不純物拡散領域であるウェルを形成するための熱処理を行う。例文帳に追加

The method of manufacturing the semiconductor device includes a step of forming a first heat treatment protective film (silicon nitride film 6) after the ion implantation for introducing an impurity, a step of forming a second heat treatment protective film (silicon nitride film 7), and a step of conducting heat treatment to form a well in the impurity diffusing region. - 特許庁

ウェル上に形成した厚いＬｏｃｏｓ酸化膜の一部をエミッタＰ＋領域形成用のマスクを用いて除去し、その後、この酸化膜が除去された第２のシリコン表面に、Ｐ＋不純物をイオン注入し、Ｐ＋エミッタ領域をシリコンの深い位置に形成することとした。例文帳に追加

This method partially removes a thick Locos oxide film formed on the well by using a mask for forming the emitter P^+ domain, then injects P^+ impurity in the second silicon surface from which this oxide film has been removed so that the P^+ emitter domain can be formed in a deep location of the silicon. - 特許庁

ＭＯＳトランジスタのゲート電極３形成工程後に、膜厚が４００ｎｍ以上のシリコン酸化膜２をウェハ全面に形成し、シリコン酸化膜２上からイオン注入６をすることによりオフセットドレイン領域を形成する。例文帳に追加

After a step of forming a gate electrode 3 of a MOS transistor, a silicon oxide film 2 having a film thickness of 400 nm or more is formed on the whole surface of a wafer, and ion implantation 6 is performed through the silicon oxide film 2 to form an offset drain region. - 特許庁

各ＭＯＳトランジスタ３，４のＬＤＤ層３５，３６形成のためのイオン注入は、エミッタ・ベース形成領域１７のＬ字型シリコン窒化膜３２Ａのみ残し、ゲート電極１８Ｃ，１８Ｄ側方のＬ字型シリコン窒化膜を除去した状態で行なう。例文帳に追加

Ion implantation carried out for the formation of the LDD layers of MOS transistors 3 and 4 are performed in a state, where only an L-shaped silicon nitride film of an emitter/base forming region 17 is left unremoved, while an L-shaped silicon nitride film located by the side of the gate electrodes 18C and 18D is removed. - 特許庁

素子分離酸化膜を食刻して突出されたシリコンフィンを形成し、傾斜イオン注入でシリコンフィンの側壁にチャンネル領域を形成したあと上部が平坦化したゲート電極とソース／ドレイン領域を形成する。例文帳に追加

A device isolation oxide film is etched to form a silicon fin that protrudes, and then a gate electrode and a source/drain region, of which tops are flattened, are formed after a channel region being formed on a sidewall of the silicon fin by means of inclined ion implantation. - 特許庁

ディープＮウエル形成領域に対応して開口部１１ｂをもち、その開口部１１ｂ内にＩＰウエル形成領域６に対応して島状のシリコン窒化膜１１ａをもつマスクパターンとしてのシリコン窒化膜１１，１１ａをマスクにしてＰ基板１にリン１５をイオン注入する（ａ）。例文帳に追加

Phosphorus 15 is ion-implanted in a P substrate using, as a mask, the silicon nitride films 11, 11a as the mask pattern which has an aperture 11b corresponding to a deep N well forming region and a silicon nitride film 11a like an island corresponding to an IP well forming region 6 within the aperture 11b (a). - 特許庁

このシリコン基板を、１０００℃以上１４００℃以下の温度で適宜時間だけ熱処理することによって、複数のボイド６，６，…を含むイオン注入遷移層３を生成し、ボイド６，６，…をＳｉＯ_2 相の不均質核として埋め込み酸化層４及び表面シリコン層５を形成する。例文帳に追加

The silicon substrate is then heat treated at 1000°C-1400°C for an appropriate time to produce an ion implantation transition layer 3 including a plurality of voids 6, 6,... which are employed as heterogeneous nuclei of SiO2 phase in the formation of a buried oxide layer 4 and a surface silicon layer 5. - 特許庁

次いで、レジスト層１４ａの表面をアッシングにより全体的に除去してメインパターン領域５で下地シリコン層１３ａを露出し、レジスト層１４ａの全面にイオン注入することにより、下地シリコン層１３ａにおけるメインパターン領域５のみがドーピングされる。例文帳に追加

Next, the surface of the resist layer 14a is entirely removed by ashing to expose a base silicon layer 13a in a main pattern area 5, and ions are implanted into the entire surface of the resist layer 14a to dope only the main pattern area 5 in the base silicon layer 13a. - 特許庁

また、洗浄・熱処理（工程Ｓ３）により評価対象元素であるＦｅもウェハ中へ均一に拡散させた後、イオン注入エネルギーにより欠陥が生じた表層部分を除去する（工程Ｓ４）ことにより、イオン注入工程Ｓ２において注入エネルギーによりシリコンウェハ表面近傍に生じた結晶欠陥を除去することができる。例文帳に追加

Further, the crystal defect generated nearby the silicon wafer surface due to the injection energy in the silicon injection stage S2 can be removed by removing a surface layer portion where the defect is generated owing to the ion injection energy. - 特許庁

次に、コバルトシリサイド膜１０ａ内に砒素やシリコンなどのイオンを注入して、コバルトシリサイド膜１０ａをアモルファス構造のコバルトシリサイド膜１０ｂに変える。例文帳に追加

Then the cobalt silicide film 10a is changed to an amorphous cobalt silicide film 10b by implanting the ion of arsenic, silicon, etc., into the film 10a. - 特許庁

その後、シリコン窒化膜６をマスクにして窒素のイオン注入を行って、ＳＯＩ層４の側面及びＢＯＸ層４に窒素導入層９，９ａを形成する。例文帳に追加

Then, the silicon nitride film 6 is masked to ion-implant nitrogen for formation of nitrogen introduction layers 9, 9a on the side of the SOI layer 4 and on BOX layer 4. - 特許庁

次に、熱処理を行うことにより、水素イオン注入層４１が形成されている部分以外のアモルファスシリコン膜２１内においては、柱状グレインが形成される。例文帳に追加

It is then heat-treated and columnar grains are formed in the amorphous silicon film 21 except a part where the hydrogen ion implantation layer 41 is formed. - 特許庁

イオン注入装置４０のプラテン１０を構成するターンテーブル１１、フィンガ１２およびプラテンカバー１３の全てを単結晶シリコンにより形成する。例文帳に追加

A turn table 1, a finger 12, and a platen cover 13 constituting the platen 10 of the ion implantation device 40 are all formed with a single crystal silicon. - 特許庁

シリコン基板１０の表面には平行線状にｎイオンが注入されて、可変容量ダイオードの電極となる拡散領域１１が設けられる。例文帳に追加

An n ion is implanted on the surface of a silicon substrate 10 in a parallel line state to provide diffusion regions 11 which serve as electrodes for the variable capacity diode. - 特許庁

半導体基板上にゲート絶縁膜および多結晶シリコンからなるゲート電極を形成し、イオン注入によりソース・ドレインとしての半導体領域を形成する。例文帳に追加

A gate electrode comprising a gate insulation film and polycrystal silicon is formed onto a semiconductor substrate, and semiconductor regions as a source and a drain are formed by ion implantation. - 特許庁

続いて、ＰチャネルＭＯＳトランジスタ形成領域およびバイポーラトランジスタ形成領域にボロンをイオン注入してＰ型のポリシリコン膜を形成する。例文帳に追加

Subsequently, P-type polysilicon films are formed by ion-implanting boron into P-channel MOS-transistor forming regions and bipolar-transistor forming regions. - 特許庁