「内部レジスタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ＣＰＬＤ１３は、内部レジスタ１３１に書込まれたデータをＦＰＧＡ１４の内部レジスタ１４１へ書込む。例文帳に追加

The CPLD 13 writes the data written in the internal register 131, into an internal register 141 of the FPGA 14. - 特許庁

内部レジスタ２４は、２バンク構成にし、バンク切り換え用レジスタを内部レジスタ２４に用意して、外部ＣＰＵ２１から２バンクの書き込み信号を共用する。例文帳に追加

The internal register 24 is configured as a two-bank structure, the bank-changeover register is prepared in the internal register 24, and the external CPU 21 uses two-bank writing signals in common. - 特許庁

内部レジスタ部１−６は、外部レジスタ部１−５から出力されるデータを内部レジスタ書き込み信号が入力されたときに読み込んで保存し、このデータをマクロ回路１−３の動作クロックに同期して出力する。例文帳に追加

The internal resister part 1-6 reads and stores the data outputted from the external resister part 1-5 when the internal resister write signal is inputted, and outputs the data in synchronism with the operating clock of a micro circuit 1-3. - 特許庁

内部レジスタ１００から読み出したデータはシフトレジスタ２００へ出力され、サイクル毎にデータを演算器２０１へ供給する。例文帳に追加

Data read from the internal register 100 are output to a shift register 200 and the data are supplied to the computing unit 201 for each cycle. - 特許庁

内部データバス線を介してレジスタ間データ転送およびレジスターメモリセルアレイのメモリセル間のデータ転送を行う。例文帳に追加

Data are transferred between registers and between memory cells of the register memory cell array through the internal data bus line. - 特許庁

スキャンレジスタＣＥＬ＿１１〜ＣＥＬ＿１４と、内部のレジスタＲＥＧ＿Ａ１，Ｂ１，Ｃ１，１１，１２，１３との間には、セレクタＳＥＬ＿１〜４が介在している。例文帳に追加

Selectors SEL_-1-4 are interposed between scan resistors CEL_-11-CEL_-14 and internal resistors REG_-A1, B1, C1, 11, 12, and 13, respectively. - 特許庁

また、内部レジスタ２４をシフトレジスタで構成し、前段にセレクタを用いて書き込みデータを切り換える。例文帳に追加

The internal register 24 is composed of the shift register, and a selector is used in a preceding stage to change writing data. - 特許庁

ユーザプログラムを実行しながら、ＣＰＵ内部のレジスタ情報、特にステータスレジスタ値やプログラムカウンタ値を観測する。例文帳に追加

To observe register information inside a CPU, particularly a status register value or a program counter value while executing a user program. - 特許庁

内部モジュールのレジスタ２３〜２６間でデータの受け渡しができるように、各レジスタ２３〜２６をシリアルに連結したパスが形成される。例文帳に追加

A path is formed, in which respective registers 23-26 are connected in series so that data can be passed among the registers 23-26 of an internal module. - 特許庁

特に、ＤＭＡＣ１５は、４内部でＡＬＵ演算データを格納する任意のレジスタを指定するレジスタファイルＤＭＡ転送レジスタ１５４を含む。例文帳に追加

Especially, the DMAC 15 includes a register file DMA transfer register 154 for specifying an optional register for storing the ALU operation data in the register file 4. - 特許庁

ＦＰＧＡ１３，１４，１６，１７の内部に設けられたレジスタ群３１〜３４に対して並列に、レジスタ群３１〜３４と同一のレジスタ群３５〜３８をそれぞれ設ける。例文帳に追加

A group of resistors 35-38 equivalent to a group of resistors 31-34 are respectively arranged in parallel to a group of resistors 31-34 arranged inside a FPGA 13, 14, 16, and 17. - 特許庁

前段での設定値がレジスタにラッチされても一時保存用レジスタ１に設定値を格納し、ラッチ信号Ｂにより一括して読み出し用レジスタ２に読み出させ、後段の内部回路に反映させる。例文帳に追加

Even though a set value at the prestage is latched to the register, the set value is stored in the register 1 for temporary preservation and read out all together with the register 2 for read-out by a latch signal B to reflect it on an internal circuit at a poststage. - 特許庁

そして、第２コマンドレジスタ６２の書き込み用コマンドセット、アドレスレジスタ５３にセットされたアドレス及びデータレジスタ５４に一時的に記憶されたデータにより、内部フラッシュＲＯＭ１０にデータを書き込む。例文帳に追加

The control circuit performs writing of data into an internal flash ROM 10 with a writing command set of a second command register 62, the address set in the address register 53, and the data temporarily stored in the data register 54. - 特許庁

送信側装置からデータを取り込んで保持する受信レジスタと、この受信レジスタの保持データを内部クロックに同期してシフトする同期化シフトレジスタとを備えた同期化回路において、同期化シフトレジスタの無駄なスイッチング動作を回避し、消費電力を低減する。例文帳に追加

To avoid useless switching operation of a synchronization shift register and to reduce power consumption, in a synchronization circuit which is provided with a reception register which takes in data from a transmitting side device and holding it and a synchronization shift register which shifts holding data of this reception register synchronizing with an internal clock. - 特許庁

入力端子に与えられるデータが、転送データか、あるいは通常時の動作を制御する内部レジスタに設定される設定データかを区別する制御端子に、内部レジスタに与えられるデータが内部レジスタに設定される設定データとして認識する信号を与え、ホルトモードを解除する。例文帳に追加

A signal for recognizing data given to an internal register as set data to be set to the internal data is given to a control terminal for distinguishing whether data given to an input terminal is transfer data or the set data to be set to the internal register controlling operation in normal time to release a fault mode. - 特許庁

第２メモリデバイスは、内部移動モードにセットするモードレジスタセットを含む。例文帳に追加

The second memory device includes a mode register set which is set to internal transfer mode. - 特許庁

内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ例文帳に追加

CIRCUIT BOARD WHICH HAS INTERNAL REGISTER, AND ELECTRIC ASSEMBLY USING THIS CIRCUIT BOARD - 特許庁

そして、内部レジスタに保持されているデータが排出されるとリセットを行い入力を許可する。例文帳に追加

When the data held in the internal register are discharged, resetting is performed and an entry is permitted. - 特許庁

本発明は、レジスタファイル、内部メモリ、フラッシュインタフェース部及びステートマシンを備える。例文帳に追加

This NAND flash-memory interface device has a register file, an internal memory, a flash interface part, and a state machine. - 特許庁

調停部１−７は書き込み要求信号を受信したとき内部レジスタ書き込み信号を生成する。例文帳に追加

An intervention part 1-7 generates an internal resister write signal when receiving the write request signal. - 特許庁

内部ロジックは、外部装置５０から入力されたデータを記憶する複数のレジスタ１６を有する。例文帳に追加

An internal logic has a plurality of registers 16 storing data inputted from an external device 50. - 特許庁

この算出結果は、内部レジスタ１９０および転送方法判断情報６１０に反映される。例文帳に追加

The calculation result is reflected on an internal register 190 and transfer method determination information 610. - 特許庁

内部コマンド実行部１４は、内部コマンドレジスタ１２に記憶された内部コマンド１Ｆに基づいて演算や制御を行い、制御信号レジスタ１７から制御信号１Ａを出力する。例文帳に追加

An internal command executing part 14 excutes an arithmetic operation and control based on an internal command 1F stored in the internal command register 12 and outputs a control signal 1A from a control signal register 17. - 特許庁

このレジスタアレイ１５は、任意の長さの任意のワード数を持つ仮想レジスタとして構成され、仮想レジスタ番号と仮想ワード番号を用いてＲＡＭ外部よりアクセスし、ＲＡＭ内部で実レジスタ番号と実ワード番号に変換する（変換回路２０）ことにより、異なるアプリケーションに対して、個々にレジスタ構成を最適化してアクセスの効率化を図ることができる。例文帳に追加

The register array 15 is constituted as a virtual register provided with the optional word number of an optional length and accessed from the outside of the RAM by using a virtual register number and a virtual word number, and by converting them into a real register number and a real word number inside the RAM (conversion circuit 20), register constitution is optimized individually for different applications, and the efficiency of access is improved. - 特許庁

非同期バス１２に接続された外部レジスタ１５と、マクロ回路１３に接続された内部レジスタ１７との間に同期化バッファ１６を配置し、かつ外部レジスタ１６への書き込み要求信号を受信し、マクロ回路１３の動作クロック周波数に同期して内部レジスタライト信号１９を生成し、出力する内部レジスタライト信号生成サイクルを実行するとともに、既に実行中のサイクルがあればこれを取り消して内部レジスタ１７への書き込みを制御する調停回路１８を設ける。例文帳に追加

By means of an arbitration circuit arranged in this circuit, in receipt of a writing request signal to the external register 16, an internal register writing signal 19 is generated synchronously with the operation clock frequency of the macro circuit 13 for performing an internal register writing signal generation cycle to be outputted, and if there is a cycle under operation, the cycle is canceled for controlling writing to the internal register 17. - 特許庁

結果レジスタ“D3”内部の対応する位置に記憶するために、インデックスレジスタ”D2”内部に記憶されたインデックス値が１つ以上のテーブルレジスタ“D0”及び“D1”に記憶されたデータ要素を選択するように使用されるテーブル検索拡張命令が提供される。例文帳に追加

To store data in a corresponding position within a result register "D3", a table retrieval extension instruction for using index values stored in an index register "D2" to select data elements stored in one or more table registers "D0" and "D1" is provided. - 特許庁

外部バスより大きいデータ幅のレジスタを有する内部リソースと外部バスと同一のデータ幅のレジスタを有する内部リソースとを混載した半導体装置における外部アクセスの効率を向上させる。例文帳に追加

To improve the efficiency of external access in a semiconductor device in which an internal resource having a register having data width larger than that of an external bus and an internal resource having a register having the same data width as that of an external bus are loaded. - 特許庁

ＤＳＰ１２は、サンプリング周期でＦＰＧＡ１４の内部レジスタ１４１のデータを読出して処理し、結果をＦＰＧＡ１４の内部レジスタ１４２に書込む。例文帳に追加

The DSP 12 reads and processes the data in the internal register 141 of the FPGA 14 in a sampling cycle and writes the result in an internal register 142 of the FPGA 14. - 特許庁

凸情報レジスタに記憶された凸ずれ量は凸ずれ−印字トーン変換テーブル１２にて印字トーン微調値に変換され、内部トーンレジスタ１３に内部トーン微調値として記憶される。例文帳に追加

The protrusion displacement amount stored in the register 11 is converted into a printing-tone fine-adjustment value by a protrusion displacement-printing tone conversion table 12 so as to be stored as an inside-tone fine-adjustment value in an inside-tone register 13. - 特許庁

ＰＣ端末１１より、必要な処理部（ＣＰＵ）９内部のレジスタ情報やドライバ部８のレジスタ情報を表示させるコマンドを入力することにより、処理部（ＣＰＵ）９内部のレジスタ情報やドライバ部８のレジスタ情報を処理部（ＣＰＵ）９からＰＣ端末１１に送出して表示し、これら各部のＩＣ自体の状態監視を可能とする。例文帳に追加

A command for displaying register information in a necessary process part (CPU) 9 and register information of a driver part 8 is inputted from a PC terminal 11 and then the mentioned pieces of register information are send out of the process part (CPU) 9 to the PC terminal 11 and displayed, so that the states of the ICs of those parts can be monitored. - 特許庁

キー一致検出回路２５は、許可キー設定レジスタ２３に設定された許可キーと、認証キー設定レジスタ２４に設定された認証キーとを比較し、不一致の場合にはゲート回路２２を閉じて内部レジスタ群２１のアクセスを禁止する。例文帳に追加

A key match detection circuit 25 compares the permission key set to the permission key setting register 23 and the authentication key set to the authentication key setting register 24 and closes the gate circuit 22 and inhibits the access of the internal register group 21 in the case that they do not match. - 特許庁

ＣＰＵ及び内部回路にテストパターンを発生してテストを行って結果を保持するテスト回路(７，８)と、テスト回路を起動するテスト制御回路（６）と共に、テスト起動レジスタ（９）、テスト状態レジスタ(１０)、及びテスト汎用レジスタ(１１)を備える。例文帳に追加

The semiconductor data processing device is provided with: test circuits (7, 8) for generating a test pattern in a CPU and internal circuits, testing them and maintaining the test results; a test control circuit (6) for activating the test circuits; a test start register (9); a test status register (10); and a test general register (11). - 特許庁

検証対象回路１００に含まれるレジスタのうち、Ｌ，ｔの内部レジスタに着目した検証シナリオ１を生成し（ステップＳ１０１）、さらに、実装時の構成に応じて出現するＳの実装依存レジスタに着目した検証シナリオ２を生成する（ステップＳ１０２）。例文帳に追加

A verification scenario 1 obtained by paying attention to internal registers of L, t among registers included in a verification target circuit 100 is generated (step S101), and further, a verification scenario 2 obtained by paying attention to a mounted dependence register of S that appears in accordance with a configuration when mounted is generated (step S102). - 特許庁

第２内部リソースは、外部バスと同一のデータ幅であり、外部バスから内部バスを介してアクセス可能である第２レジスタを有する。例文帳に追加

A second internal resource is provided with a second register having the same data width as that of an external bus which can be accessed through the internal bus from the external bus. - 特許庁

内部情報レジスタ（１３１ａ）は、ユーザモードでの起動時にユーザモードでの起動の証拠となる内部情報を格納する。例文帳に追加

At a user mode start, the internal information register (131a) stores internal information as evidence of the user mode start. - 特許庁

半導体集積回路装置１１０は、内部回路５１，５２，６０と、レジスタ回路１１〜１４，２０と、内部ブロック制御回路３０とを備える。例文帳に追加

A semiconductor integrated circuit device 110 is provided with internal circuits 51, 52, 60, register circuits 11-14, 20, and an internal block control circuit 30. - 特許庁

内部クロック発生部１１１は、レジスタ１１２に格納される分周比情報を用いて、内部クロックＣＬＫ２を生成する。例文帳に追加

An internal clock generating section 111 generates an internal clock CLK2 by using frequency division ratio information stored in a register 112. - 特許庁

CPU２２は、画像処理装置１０にピクチャが供給されるタイミングに同期したタイミングで、画像処理装置１０が内蔵する内部レジスタ１１に記憶された内部変数の、RAM２３への待避と、RAM２３に記憶された内部変数の、内部レジスタ１１への書き戻しを行う。例文帳に追加

A CPU 22 enables the inner variable stored in an inner register 11 built in an image processing apparatus 10 to evacuate into a RAM 23 and the inner variable stored in the RAM 23 to be written back to the inner register 11, at a timing synchronized to a timing when a picture is supplied to the image processing apparatus 10. - 特許庁

また、共有レジスタ名及び優先順位２１からプロセス優先順位解析部１２及び共有レジスタ参照プロセス解析部１３により所定の内部テーブル２３を作成し、これに基づいて共有レジスタＲＴＬ出力部１４により優先順位付共有レジスタ制御部ＲＴＬ記述２５が生成される。例文帳に追加

Also, a prescribed internal table 23 is prepared by a process priority analysis part 12 and a shared register reference process analysis part 13 from the shared register name and priority 21 and a shared register control part RTL description 25 with the priority is generated by a shared register RTL output part 14 based on the internal table 23. - 特許庁

デコーダはレジスタから出力されるレジスタ信号と内部回路の出力信号とをデコードして制御信号ＳＣＤ１〜ＳＣＤ１０を生成して出力する。例文帳に追加

A decoder decodes the register signal outputted from the register and the output signal of an internal circuit to generate and output control signals SCD1 to SCD10. - 特許庁

内部に備えられた複数の機能ブロックそれぞれに属するレジスタのいずれかにデータが誤書き込みされた場合であっても，誤ったデータが書き込まれたレジスタを効率よく特定することが可能な集積回路を提供する。例文帳に追加

To provide an integrated circuit capable of efficiently specifying a register into which erroneous data are written even when the data are erroneously written into either of registers respectively pertaining to plural function blocks provided inside. - 特許庁

セレクタＳＥＬ＿１〜４は、切換制御回路７２からの切換制御信号Ｓ７２に基づいて、スキャンレジスタと内部のレジスタとの間の接続状態を切り換える。例文帳に追加

The selectors SEL_-11-4 switch the connecting state between the scan resistors and the internal resistors, on the basis of a switching control signal S72 from a switching control circuit 72. - 特許庁

集積回路装置（１０）は、データを保持可能な制御レジスタ（４０）と、処理部（１３０）からの指示を認識し、前記制御レジスタ（４０）へのデータの書き込みを制御する内部制御回路（５４７）と、を含む。例文帳に追加

An integrated circuit device 10 includes the control register 40 capable of holding data, and an internal control circuit 547, which recognizes a designation from a processing part 130 and controls writing of data to the control register 40. - 特許庁

データ入力端子１，・・・，１から同時に信号が入力されたと仮定した場合にその入力が最初に変化する内部レジスタなどにスキャンレジスタ７，１３を用いたものである。例文帳に追加

This integrated circuit uses scan registers 7 and 13 in internal registers or the like where in put first changes, when signals are inputted simultaneously from data input terminals 1. - 特許庁

車室内部のインストルメントパネル４０に設けてあるレジスタ１において、前記レジスタ１の吹出口を前記インストルメントパネル４０上面に設ける。例文帳に追加

In the register 1 provided on an instrument panel 40 inside a cabin, an air outlet of the register 1 is formed in an upper face of the instrument panel 40. - 特許庁