「半田面」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

チップ構造において、チップ構造体は、耐熱性で非電導性の材料より構成され、前記チップ構造体に、その表面において半田レジストにより電気端子と隔てられ、あるいは前記電気端子に対して所要の距離を保っているサーマル端子を装備し、該サーマル端子から前記電気端子に熱伝導することを特徴とする。例文帳に追加

The chip structure is made of a heat-resistive nonconductive material and has thermal terminal, isolated by a solder resist from electrical terminals or separated by specified distances from the electrical terminals on the surface, so that heat is conducted from the thermal terminals to the electrical terminals. - 特許庁

電子部品である積層型圧電素子の表面７ａでは、隣り合う端子電極のうち一方の端子電極１７に対しては、その長手方向における他端側の第２の電極層２３に、他方の端子電極１７に対しては、その長手方向における一端側の第２の電極層２３にリード線が半田付けされる。例文帳に追加

On the surface 7a of an electronic component, i.e. a multilayer piezoelectric element, a lead wire is soldered to a second electrode layer 23 on the other end side in the longitudinal direction for one of adjacent terminal electrodes 17 and soldered to a second electrode layer 23 on one end side in the longitudinal direction for the other terminal electrode 17. - 特許庁

無電解銅メッキ前のパラジウム触媒付着処理による、電解ニッケル・金メッキ浴の液の汚染や、半田ボールパッド間の絶縁信頼性低下等の問題を解決する、バスラインを用いずに半導体搭載面の一部に電解ニッケル・金メッキされたパッドを有する半導体パッケージ用プリント配線板の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a printed wiring board for a semiconductor package solving problems of contamination of a liquid of an electrolytic nickel/gold plating bath due to a palladium catalyst adhesion process before electroless copper plating, insulation reliability degradation between solder ball pads and the like, and having a pad subjected to electrolytic nickel/gold plating in a part of a semiconductor mounting surface without using a bus line. - 特許庁

超電導心線１上に半田層２を介してＡｌ安定化材３を一体に複合したＡｌ安定化超電導線材において、表面にＣｕ合金の被覆層６ａおよび６ｂを形成したＡｌ材４を超電導心線１の周囲に間隔５を置いて配置することによってＡｌ安定化材３を構成する。例文帳に追加

In an Al-stabilized superconductive wire that includes a superconductive conductor 1 combined with an Al stabilization material 3 through a solder layer 2, the Al stabilization material 3 includes an Al material 4 that has Cu-alloy coating layers 6a and 6b formed on its surfaces and that is placed around the superconductive conductor 1 with gaps 5. - 特許庁

フレキシブルフラットケーブルの先端の端子と基板の半田付けランドの位置決めを両面テープで容易且つ正確に行なうことができ、位置決めの際にフレキシブルフラットケーブルの先端の端子が折れたり曲がったり切れたりすることを防ぐことができて、作業効率を向上させることができ、作業ミスを無くすことができる。例文帳に追加

To position a terminal at the tip of a flexible flat cable and a soldering land of a substrate easily and accurately by a double-sided tape while preventing the terminal at the tip of a flexible flat cable from breaking or bending, thus enhancing work efficiency while eliminating work miss. - 特許庁

無線ＩＣチップ５と、該無線ＩＣチップ５が搭載されており、かつ、無線ＩＣチップ５に半田バンプ６を介して接続された給電回路１６を内蔵した給電回路基板１０と、該給電回路基板１０の下面に貼着されており、給電回路１６と電磁界結合された放射体２０とを備えた無線ＩＣデバイス。例文帳に追加

The radio IC device includes: a radio IC chip 5; a feed circuit substrate 10 having the radio IC chip 5 mounted thereon and a built-in feed circuit 16 connected to the radio IC chip 5 via a solder bump 6; and an emission plate 20 attached to the lower surface of the feed circuit substrate 10 and electromagnetically coupled to the feed circuit 16. - 特許庁

複数の孔の部分にそれぞれ光電変換素子を装着した支持体、その裏面に電気絶縁層を介して接合した金属シートを具備する発電ユニットの単独または複数を電気的に接続してなる発電ブロックの端子構造を改良し、光電変換装置内の他の構成要素との半田付けによる接続を可能にする。例文帳に追加

To improve a terminal structure of a power generation block composed of electrically connected one or more power generation units having supporting bases with photoelectric converter elements attached to each of a plurality of holes and a metal sheet joined via an electrical insulation layer on the rear side of the supporting base, and to allow soldering connection with other component elements in a photoelectric converter. - 特許庁

スキージ３１、３２がスクリーン２５上を摺動してスクリーン２５の裏面に密着する回路基板６１にクリーム半田６２を印刷するときのスキージ３１、３２の摺動ストロークをスクリーン２５の開口部８５間のサイズデータＡまたは回路基板６１のアライメントマーク８７間のデータＤを基にして制御する。例文帳に追加

When cream solder 62 is printed on a circuit substrate 61 bonded to a rear surface of a screen 25 by sliding the squeegees 31 and 32 on the screen 25, a sliding stroke of the squeegees 31 and 32 is controlled based on size data A between aperture parts 85 of the screen 25 or data D between alignment marks 87 of the circuit substrate 61. - 特許庁

信号線回路装置１０２は、誘電体層１０４と、誘電体層１０４の表面に形成された信号線１０６と、実装基板１２０と誘電体層１０４との間に形成され、信号線１０６と実装基板１２０との間に空隙を生じさせるスペーサ（半田１３０またはフォトソルダレジスト１３２）と、を含む。例文帳に追加

The signal line circuit device 102 is provided with a dielectric layer 104, the signal line 106 formed on the surface of the dielectric layer 104, and a spacer (solder 130 or photo solder resist 132) formed between the mounting substrate 120 and the dielectric layer 104 for generating a clearance between the signal line 106 and the mounting substrate 120. - 特許庁

絶縁層８の上に形成した導体層１２と、該絶縁層８及び導体層１２の上に形成したソルダーレジスト層１０と、上記導体層１２の上に形成され且つ上記ソルダーレジスト層１０を貫通するアンカー部２２と、上記ソルダーレジスト層１０の表面よりも外側に突出する接続部２４とを有する半田バンプ２０と、を含む配線基板１。例文帳に追加

A wiring board 1 contains conductor layers 12 formed on an insulating layer 8, a solder resist layer 10 formed on the insulating layer 8 and conductor layers 12, and solder bumps 20 having anchor sections 22 formed on the conductor layers 12 through the solder resist layer 10 and connecting sections 24 protruded outward from the surface of the resist layer 10. - 特許庁

下地金属層、めっき層および半田バンプ部が順次形成されたバンプ電極における下地金属層上にめっき層を形成するため、下地金属層が形成された複数の電子部品本体を複数の導電性メディアとともにバレル内に装填した状態で電気めっきを施すことが行なわれるが、下地金属層の面積が小さいとき、めっき層に必要な析出厚みを得るのに長時間費やされてしまう。例文帳に追加

To provide a method for forming a plated layer on a bump electrode provided with a base metal layer, a plated layer formed by the electric plating and a solder bump part formed thereon. - 特許庁

回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１において、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子としてアレイ状に形成された半田１１とが中間層３０を介して電気的に接続されていることを特徴とする。例文帳に追加

In a semiconductor device 1 on which a circuit wiring board 20 and a semiconductor package 10 are mounted, an electrode 21 patterned on a surface of the circuit wiring board 20 and a solder 11 formed in an array to the semiconductor package 10 as an electrode terminal are electrically connected via an intermediate layer 30. - 特許庁

ケース１１と、ケース１１内に収容された回路基板１３と、回路基板１３の表面にプリント配線技術により形成されたバスバー接続ランド１５と、バスバー接続ランド１５に半田付けされた第１バスバー１６及び第２バスバー１７と、第１バスバー１６及び第２バスバー１７に接続された半導体リレー１８と、を備える。例文帳に追加

The electrical junction box includes: a case 11; a circuit board 13 housed in the case 11; a bus bar connection land 15 formed on the surface of the circuit board 13 by a printed wiring technology; a first bus bar 16 and a second bus bar 17 soldered to the bus bar connection land 15; and a semiconductor relay 18 connected to the first bus bar 16 and the second bus bar 17. - 特許庁

絶縁基板２の上面に合成樹脂のトランスファ成形又は射出形成によるモールド体１３を，当該モールド体における側面１３ａ，１３ｂが前記絶縁基板の側面２ａ，２ｂと同一平面又は略同一平面になるように設ける一方，前記絶縁基板における側面に凹所７，８を設け，この凹所の内面に，端子電極９，１０を形成して成る面実装型電子部品において，半田付け実装の良否の確認が容易にできる。例文帳に追加

To facilitate checking of the quality of packaging by soldering wherein a recess is filled with a metal body in such a way that the side surface of the metal body becomes practically in the same plane as the side surface of an insulating substrate. - 特許庁

操作ボタン１１によって制御されるマイクロスイッチ１２がプリント基板１３の一面側に取り付けられており、プリント基板１３の他面側にＢＧＡパッケージ１４、１５、１６に収納された回路素子が半田付けされた携帯電子機器１０において、ＢＧＡパッケージ１４、１５、１６の周囲を囲繞するシールド壁２２をプリント基板１３に取り付けると共に、携帯電子機器１０のケース１８にシールド壁２２をプリント基板１３側に押さえる第１の突起部１８ｂを突設し、ＢＧＡパッケージ１４、１５、１６の表面をプリント基板１３側に押さえる第２の突起部１８ｃを携帯電子機器１０のケース１８に突設する。例文帳に追加

In portable electronic equipment 10, a microswitch 12 that is controlled by an operation button 11 is mounted to one surface side of a printed circuit board 13, and a circuit element that is accommodated in BGA packages 14, 15, and 16 is soldered to the other of the printed circuit board 13. - 特許庁

２本のテープ形状の超電導線材の双方の端末部を、半田層を介してオーバーラップさせて接続する超電導線材の接続方法であって、端末部が先端に近いほど薄くなるように双方の端末部の片面を超電導線材の厚さ方向に対して傾斜させ、傾斜面を外側にして、双方の端末部をオーバーラップさせて接続することを特徴とする超電導線材の接続方法。例文帳に追加

In the connection method of a superconducting wire rod where the terminal portions of two tape-shaped superconducting wire rods are connected while overlapping with a solder layer interposed therebetween, one sides of both terminal portions are inclined in the thickness direction of the superconducting wire rod so that the terminal portions become thinner toward the tip, and the superconducting wire rods are connected by overlapping both terminal portions so that the inclined surface becomes the outside. - 特許庁

第１の実装端子は、第１の内部電極層に電気的に接続され、誘電体層の積層方向に沿って設けられた第１のビア導体の一部を、前記積層方向にほぼ垂直な２つの最外面のうち、少なくとも一方の最外面上に突出させることにより、前記第１のビア導体とほぼ同一の外径を有するように形成された第１の端子電極と、前記第１の端子電極上に形成された第１の半田ボールとを備える。例文帳に追加

A first packaging terminal comprises: a first terminal electrode connected electrically with a first internal electrode layer and formed to have an outside diameter substantially identical to that of a first via conductor by projecting a part of the first via conductor provided along the laying direction of a dielectric layer above at least one of two outermost surfaces substantially perpendicular to the laying direction; and a first solder ball formed on the first terminal electrode. - 特許庁

半田ボール１２の供給部１１と、この供給部１１に供給された前記部品を搬送する搬送手段と、この搬送手段による搬送途中に設けられた部品整列部１６と、搬送手段の下流に設けられた部品取出し部１７とを備え、部品整列部１６は、搬送手段を形成するとともに非磁性体で形成された搬送ベルト１５と、この搬送ベルト１５の下面側に設けられたＳ極及びＮ極の少なくとも２個の磁石２２ａ、２２ｂと、搬送ベルト１５の上面に前記Ｓ極及びＮ極に対応して載置された少なくとも２個の磁性体球２３ａ、２３ｂとを有したものである。例文帳に追加

This device is provided with a supply part 11 for a soldering ball 12, a conveying means conveying the component supplied to the supply part 11, a component aligning part 16 arranged in the middle of transport by the conveying means, and a component taking out part 17 arranged on the downstream side of the conveying means. - 特許庁

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。例文帳に追加

A plurality of times of engraving can be conducted to the same resin by a photolithographic method by using a positive type photosensitive polyimide resin material to an insulating layer 21, mask formation by a resist in a solder ball forming process and a rear etching process in the manufacture can be omitted, processes can be simplified, and a material used can be decreased, and manufacturing cost can be reduced. - 特許庁

かゝる本発明は、シンジオタックチックポリスチレン系樹脂１００重量部に対して、分子中に１個以上のフェニル又はスチリル置換基を有する、例えばフェニルトリエトキシシランやｐ−スチリルトリメトキシシランなどのアルコキシシランで表面処理されたクレイなどの無機フィラーを１〜１０重量部添加してなる低誘電性・耐熱性のスチレン系樹脂組成物にあり、これにより、誘電特性、半田耐熱性、加工性のいずれについても優れた特性を得ることができる。例文帳に追加

The low dielectric and heat-resistant resin composition is obtained by adding 1-10 pts.wt. inorganic filler such as clay which is surface-treated with an alkoxysilane having one or more phenyl or styryl substituents in the molecule such as phenyltriethoxysilane and p-styryltrimethoxysilane to 100 pts.wt. syndiotactic polystyrene resin and by this resin composition, excellent characteristics with any of dielectric characteristics, soldering heat resistance, and processability can be obtained. - 特許庁

一方の面にＩＣチップ１と接続する配線パターン６が形成された基板４にＩＣチップ１がフリップチップ（ＦＣ）接続され、ＩＣチップ１と基板４との間にアンダーフィル樹脂８を充填・固着し、配線パターン６に沿って半田の流出を防止するソルダーレジスト７を有し、ＩＣチップ１と基板４との間にＩＣチップ１を所定の高さに保持するために厚みが略５０μｍ又は略７５μｍ程度のドライフィルム１０の支柱を配設する。例文帳に追加

A strut of a dry film 10 almost about 50 or 75 μm thick is arranged between the IC chip 1 and the substrate 4 in order to hold the IC chip 1 at a prescribed height. - 特許庁

外部接続端子１１０を有する半導体装置１００であって、外部接続端子１１０は、Ｃｕ電極１０６と、Ｃｕ電極１０６上に形成されたＣｕを含む金属間化合物１１８と、金属間化合物１１８の表面を、間隔をあけて覆うストッパー部１３２及び１３６と、ストッパー部１３２及び１３６上及び金属間化合物１１８上に形成されたＢｉとＳｎを含む不純物とからなる半田合金と、を有する。例文帳に追加

A semiconductor device 100 has an external connection terminal 110, and the external connection terminal 110 has: a Cu electrode 106; an intermetallic compound 118 containing Cu formed on the Cu electrode 106; stopper sections 132 and 136 covering the surface of the intermetallic compound 118 at intervals; and a solder alloy comprising impurities containing Bi and Sn formed on the stopper sections 132 and 136 and the intermetallic compound 118. - 特許庁

かゝる本発明は、シンジオタックチックポリスチレン系樹脂１００重量部に対して、分子中に１個以上のフェニル又はスチリル置換基を有する、例えばフェニルトリエトキシシランやｐ−スチリルトリメトキシシランなどのアルコキシシランで表面処理された板状結晶の無機フィラー３〜１０重量部添加してなる低誘電性・耐熱性樹脂組成物にあり、これにより、誘電特性、半田耐熱性、加工性のいずれかについても優れた特性を得ることができる。例文帳に追加

The low dielectric and heat-resistant resin composition is obtained by adding 3-10 pts.wt. inorganic filler of a plate crystal surface-treated with an alkoxysilane having one or more phenyl or styryl substituents in the molecule such as phenyltriethoxysilane and p-styryltrimethoxysilane to 100 pts.wt. syndiotactic polystyrene resin and by this resin composition, excellent characteristics with any of dielectric characteristics, soldering heat resistance, and processability can be obtained. - 特許庁

内層にＣｕ配線１２を有するエポキシ回路基板（１１）で構成される矩形のＰＢＧＡ基板１上に半導体素子２が搭載され、かつ半導体素子２がエポキシ樹脂４により封止されるとともに、ＰＢＧＣ基板１の裏面に実装用の半田ボール５が配設されている半導体装置において、ＰＢＧＡ基板１のコーナ部には、外方向に向けて放射状に突出された突起形状部１４がエポキシ回路基板（１１）を形成しているエポキシ樹脂により一体形成される。例文帳に追加

The semiconductor device has a semiconductor element 2 mounted on a rectangular PBGA substrate 1 composed of an epoxy circuit board 11 having Cu wirings 12 in an inner layer, the semiconductor element 2 sealed with an epoxy resin 4, and mounting solder balls 5 disposed on the backside of the PBGA substrate 1. - 特許庁

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。例文帳に追加

An insulating layer is formed of a positive photosensitive polyimide resin material, the same resin can undergo photoengraving a few times through a photolithographic method, and the formation of resist masks in a solder ball forming process and a rear etching process in a conventional manufacturing process can be dispensed with, so that a semiconductor device circuit member can be simplified in manufacturing process markedly reducing the manufacturing cost. - 特許庁