「転送命令コード」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

本発明の方法によれば、フェッチユニットによりフェッチされた命令がキャッシュされた命令タグに一致するかどうかが判断され、一致する場合は、キャッシュされた命令タグに対応する演算コードと関連命令が適切な関数ユニットに直接注入されることにより、コンピュータシステムにおける発行命令バスにより転送される発行命令数が低減される。例文帳に追加

A 1st instruction is fetched from a memory and it is judged whether its PS matches with one of entries of a tag PC cache (S502, 504). - 特許庁

インタプリタがその少なくとも一つのオプションコードが偽であると評価した場合、その命令は実行されず、次の命令がロードメモリ２２からワークメモリ２４へ転送され、その後次の命令に対応するオプションコードが評価される。例文帳に追加

If the interpreter evaluates at least the one option code to be false, the instruction is not executed and a succeeding instruction is transferred from the load memory 22 to the work memory 24 and then its corresponding option codes are evaluated. - 特許庁

この命令コードの第１のワードはプログラム上解放されていないラッチ手段（ＴＲＤ）とメモリの間でデータ転送を行なう。例文帳に追加

The first word of the command code transfers data between a latching means (TRD) that has not been released in terms of a program and a memory. - 特許庁

命令コードが存在する場合には、画像をデジタルプリンタ２４に転送する前に、画像に対して適切な補正アルゴリズムを起動する。例文帳に追加

When there is an instruction code, a proper correction algorithm to the image is started before transfer of the image to a digital printer 24. - 特許庁

データ変換部２８で命令コードに付加された半導体コアを指定する付加ビットを参照して指定された半導体コア４に対しては命令コードをそのまま転送し、指定されていない半導体コア５に対してはその半導体コア５の動作に影響を与えない命令コードに置き換えて転送する。例文帳に追加

An instruction code is transferred to the semiconductor core 4 specified by referring to an additional bit that specifies the semiconductor core added to the instruction code as it is and the instruction code is transferred to the semiconductor core 5 which is not specified by replacing the instruction code with the one which does not effect an operation of the semiconductor core 5 in a data converting part 28. - 特許庁

エンディアン依存コード検出部は、データ転送先のプロセッサコアモデルがメモリモデルから転送データを読み出すロード命令を実行したとき、リードサイズに基づいてロード命令がエンディアン依存コードであるか否かを判定する。例文帳に追加

When the processor core model of a data transmission destination executes a load instruction for reading out transmission data from the memory model, the endian-dependent code detection unit determines whether the load instruction is an endian-dependent code or not based on the read size. - 特許庁

よって、デコード開始命令がタイミングＴａで出された場合は、転送Ｓ３（１）によりタイミングＴ１１でピクチャＰ３が表示できるとともに、デコード開始命令が遅れてタイミングＴｂで出された場合であっても、転送Ｓ３（２）によりタイミングＴ１２でピクチャＰ３が表示できる。例文帳に追加

When a decode start instruction is made in timing Ta, the picture P3 is displayed in the timing T11 by the first transfer S3 (1) and even when the decode start instruction is delayed in timing Tb, the picture P3 can be displayed in the timing T12 by the transfer S3 (2). - 特許庁

メモリプールへのデータ転送方法及び装置に関し、メモリプールへ転送する命令コード等のデータの破壊によるシステムの不具合の発生を防ぎ、また、命令コード等のデータのＮＡＮＤ型フラッシュメモリからの読み出し回数を容易に監視可能にする。例文帳に追加

To prevent system trouble from being generated caused by damage of a data such as a command code transferred to a memory pool, and to easily monitor a rearing-out frequency of the data such as the command code from a NAND type flash memory, as to a data transfer method and device to the memory pool. - 特許庁

パケットデータに含まれる命令コードを命令デコーダ１３ｇが解読すると、コピーフラグとコピー数情報が自己同期型転送制御回路１３ｂに与えられる。例文帳に追加

When an instruction code contained in packet data is decoded by an instruction decoder 13g, a copy flag and copy number information are given to a self-synchronized transfer control circuit 13b. - 特許庁

あらかじめ、コードＲＡＭ１００にすべての命令セットを実現する主系統命令と、レジスタ部（データ保持手段）１０３とデータＲＡＭ（データ格納手段）１０６との間のデータ転送を実現する副系統命令とを格納しておく。例文帳に追加

A main-system instruction for realizing all instruction sets and a subsystem instruction for realizing data transfer between a register part (a data holding means) 103 and a data RAM (a data storage means) 106 are previously stored in a code RAM 100. - 特許庁

スタックベースの中間言語（バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。例文帳に追加

In an information processor having a byte code accelerator BCA for converting a stack base intermediate language (byte code) into a register base instruction, between an instruction fetch part FET and a decoding part DEC, a selector SEL for the BCA and an instruction switch is disposed, and between the BCA and a register file REG_FILE, data transfer channels (P4, P5) are provided. - 特許庁

スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。例文帳に追加

In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE. - 特許庁

識別コードを最初に転送しないと、コントローラ５３は次の命令コードを受け付けず、液晶パネル５１は無表示のまま撮影日等の写し込みは行われない。例文帳に追加

If the identification code is not transferred first, the controller 53 does not receive the next instruction code, the panel 51 is in the non-display state, and imprinting a photographing day etc., is not performed. - 特許庁

リアセンブラは、ソースコードおよび該ソースコードからコンパイルされた第１のバイナリコードを取り込んで、転送機構の動作の手がかりとなり且つプロセッサの処理に影響を与えない標識命令を書き込んだ第２のバイナリコードを再構成してメモリにロードする。例文帳に追加

The reassembler loads the source code and a first binary code which is compiled from the source code, reconstructs a second binary code on which a sign instruction which is a lead for the action of the transport mechanism and does not affect the processing of the processor is written, and loads it in the memory. - 特許庁

このＴＡＰスイッチは更に、ＴＡＰスイッチによって受け取られたシリアル命令を、選択されたＴＡＰへ渡すように構成された命令レジスタ（ＩＲ）を備える第２の回路３８と、選択コードに応答して、選択されたＴＡＰから受け取ったシリアル命令を、ＴＡＰスイッチの出力へと転送するように構成された第３の回路４２とを備える。例文帳に追加

Further, the TAP switch includes a second circuit 38 including an instruction register (IR) configured to pass the serial instruction, received by the TAP switch, to the selected TAP,and a third circuit 42 configured to transfer the serial instruction, received from the selected TAP, to an output of the TAP switch. - 特許庁

簡易端末は、印刷管理サーバから受信した印刷データを印刷装置に転送し、その印刷結果を前記命令コードに基づいて検出して印刷管理サーバに通知する。例文帳に追加

The simple terminal transfers the print data received from the print management server to the printing device, detects the print result on the basis of the instruction code, and notifies a print management server of the print result. - 特許庁

コマンドレジスタにロード命令コードが書込まれた場合に、制御回路は、前記不揮発性メモリからデータを読出し、前記読み出されたデータを前記ＲＡＭに転送する。例文帳に追加

When a load instruction code is written in a command register, a control circuit reads data from the nonvolatile memory and transfers the read data to the RAM. - 特許庁

この予測は、トレースメモリ２２の空き容量を算出し、トレースメモリ２２へのデータ転送レートを予め測定しておき、又は、設定アドレス範囲の命令コードの実行頻度を予め測定しておくことにより行う。例文帳に追加

This prediction is carried out by calculating the free capacity of the trace memory 22, and previously measuring the rate of data transfer to the trace memory 22 or the execution frequency of an instruction code within the set address range. - 特許庁

ＣＰＵ１１の命令フェッチに先立って、ＮＡＮＤフラッシュ２２からＲＡＭ２３へブートコードを転送することを実現し、ブートＲＯＭを別途必要としないブートアップを可能にする。例文帳に追加

In advance of the command fetch of the CPU 11, the transfer of the boot code from the NAND flash 22 to the RAM 23 is achieved, and boot-up without the need of an extra boot ROM becomes possible. - 特許庁

ＮＡＮＤ型フラッシュメモリ１−６に格納した命令コードのデータは、ＳＤＲＡＭ１−４のメモリプールに転送され、ＣＰＵ１−２の働きによってメモリプール内で走行する。例文帳に追加

The data of the command code stored in the NAND type flash memory 1-6 is transferred to the memory pool of an SDRAM 1-4, to run around in the pool memory by a function of a CPU 1-2. - 特許庁

ブート用ＲＯＭ２１は、ＮＡＮＤ型のフラッシュメモリ５に格納されているデバイスドライバを命令格納用領域３１に転送するための制御コードを格納し、制御部１は、当該制御コードを読み出して実行することにより、デバイスドライバをフラッシュメモリ５から読み出して命令格納用領域３１に格納する。例文帳に追加

A ROM 21 for booting stores a control code for transferring a device driver stored in a NAND type flash memory 5 to an area 31 for instruction storage, and a controlling part 1 reads the device driver from the flash memory 5 by reading the control code and performing the control code and stores the device driver in the area 31 for instruction storage. - 特許庁

命令コードは誤り訂正符号を含むヘッダを付加したパケット構成としてＮＡＮＤ型フラッシュメモリ１−６内に格納され、ＮＡＮＤ型フラッシュメモリドライバ１−５は、該パケット構成の命令コードのデータに対して誤り訂正符号を基にエラー訂正を行い、ＳＤＲＡＭ１−４のメモリプールに転送する。例文帳に追加

The command code is stored in the NAND type flash memory 1-6 as a packet constitution added with a header including an error correction code, and a NAND type flash memory driver 1-5 error-corrects the data of the command code of the packet constitution, based on the error correction code, to be transferred to the memory pool of the SDRAM 1-4. - 特許庁

パーソナルコンピュータ５７を操作して、現在の日時を表す日時データをシリアル通信で識別コード→書込命令コード→日時データの順番にコントローラ５３に転送すると、現在の日時から時計回路４９の計時が開始される。例文帳に追加

By operating the computer 57, the date and time data expressing the present date and time is transferred to a controller 53 through serial communication in such order as identification code → writing instruction code →-date and time data, and the circuit 49 starts the time measurement from the present date and time. - 特許庁

ユーザにより入力された命令を利用してＲＴＳＰ要請メッセージを生成して転送するターミナル３００と、前記転送されたＲＴＳＰ要請メッセージからキーパッドスキャンコード値を抽出し、前記抽出されたキーパッドスキャンコード値によって制御される移動通信端末機２００とを含んで移動通信端末機の遠隔制御システムを構成する。例文帳に追加

The remote control system of the mobile communication terminal is configured, by including a terminal 300 for producing and transferring a RTSP requesting message using the instruction inputted by the user, and a mobile communication terminal 200 for extracting a key pad scan code value from the transferred RTSP requesting message, and to be controlled by the extracted key pad scan code value. - 特許庁

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。例文帳に追加

The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT. - 特許庁

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。例文帳に追加

The operation code decoder 204 performs an analysis of read/write command; in accordance with the command, changes the data transfer direction with respect to the memory cell 201; and requests an I/O controller 205 to change the high-impedance setting of a sinal line connected to a data terminal DT. - 特許庁

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。例文帳に追加

The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT. - 特許庁

そして、このカメラは、マイクロコンピュータ１内に少なくともＲＡＭエリア１ａを備えており、上記外部制御装置１７から取込んだ上記所定の命令コード若しくは処理手順を上記ＲＡＭエリア１ａに転送してから、ＥＥＰＲＯＭ６の内容を書換える書換え処理を実行する。例文帳に追加

This camera has at least a RAM area 1a in the microcomputer 1 and performs a process for rewriting the contents of the EEPROM 6 after transferring the specific instruction code or processing procedure inputted from the external controller 17 to the said RAM area 1a. - 特許庁

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。例文帳に追加

The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT. - 特許庁

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。例文帳に追加

The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT. - 特許庁

ＣＰＵのデコーダは、指定した汎用レジスタｒｎ内でソースビットの内容をデスティネーションビットに転送するｂｍｏｖ命令を実行する際に、双方が同じビットに指定されている場合は、コンディションコードレジスタ内に配置されるキャリーフラグ［Ｃ］の内容を、レジスタｒｎのデスティネーションビットに転送する処理を実行する。例文帳に追加

When executing bmov instruction for transferring the content of a source bit in a specified general-purpose register (rn) and if the both are specified as the same bit, a decoder of a CPU executes a processing of transferring the content of a carry flag [C] disposed in a condition code register to a destination bit of the register (rn). - 特許庁