「1ゲート」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

ゲート信号生成回路３は副レーザビーム光に対する相変化光ディスク１からの反射光を再生してゲート信号を生成する。例文帳に追加

A gate signal generation circuit 3 reproduces reflection light from the phase-change optical disk 1 for the sub-laser beam. - 特許庁

半導体基板１上にゲート絶縁膜２を形成した後、ゲート絶縁膜２上に多結晶シリコン膜３を形成する。例文帳に追加

In the semiconductor device, the gate insulation film 2 is formed on the semiconductor substrate 1, and thereafter a polycrystal silicon film 3 is also formed on the gate insulation film 2. - 特許庁

半導体基板１上にゲート酸化膜４及び第１のゲート電極材５を順次堆積した後に素子分離領域２を形成する。例文帳に追加

A gate oxide film 4 and a first gate electrode material 5 are stacked in order on a semiconductor substrate 1, and then an element isolating region 2 is made. - 特許庁

更に、コントロールゲート６及びシリコン基板１との間でＯＮＯ膜７を挟む位置にメモリゲート８を設ける。例文帳に追加

Memory gates 8 are installed in positions sandwiching the ONO films 7 between the control gate 6 and the silicon substrate 1. - 特許庁

駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。例文帳に追加

A drive circuit 1 includes a gate resistance R1, and a branch circuit section 23 connected in parallel with the gate resistance R1. - 特許庁

ゲートウェイ装置２で第１の鍵情報が生成され、携帯端末装置１，４を経由してゲートウェイ装置５に送られる。例文帳に追加

A gateway device 2 generates first key information, and the first key information is sent to a gateway device 5 via portable terminal devices 1 and 4. - 特許庁

ゲートドライバ１は、画素行に対応して設けられたゲートライン８に第１スイッチを介し、選択信号を供給する。例文帳に追加

A gate driver 1 supplies a selection signal through a first switch to a gate line 8 provided corresponding to a pixel line. - 特許庁

ガラス基板１上にゲート電極２,ゲート絶縁膜４,ａ−Ｓi膜５およびマスク６aを形成する。例文帳に追加

A gate electrode 2, a gate insulating film 4, an amorphous silicon (a-Si) film 5 and a mask 6a are formed on a glass substrate 1. - 特許庁

ＭＯＳＦＥＴ１は、炭化珪素基板１０と、活性層２０と、ゲート酸化膜３０と、ゲート電極４０とを備えている。例文帳に追加

MOSFET 1 comprises a silicon carbide substrate 10, an active layer 20, a gate oxide film 30 and a gate electrode 40. - 特許庁

薄膜有機トランジスタ１の基板２の上面には、ゲート電極３を覆うようにして、ゲート絶縁層４が設けられている。例文帳に追加

A gate insulating layer 4 is installed on an upper face of a substrate 2 of the thin film organic transistor 1 so that it covers a gate electrode 3. - 特許庁

ｐＭＩＳＦＥＴＱｐは、基板１上にゲート絶縁膜１１を介してゲート電極１２を有している。例文帳に追加

A pMOSFET Qp has a gate electrode 12 on the substrate 1 with a gate insulating film 11 interposed. - 特許庁

マイコン１の出力端からの出力信号８は、ＦＥＴゲート抵抗２を介し、出力段ドライバ３のゲート端子に入力される。例文帳に追加

An output signal 8 from an output end of a microcomputer 1 is inputted into a gate terminal of an output stage driver 3 via an FET gate resistance 2. - 特許庁

バルブ２は、いわゆるゲートバルブであり、バルブ２内のゲート弁２２を閉じた状態では真空容器１内の気密は保たれている。例文帳に追加

The valve 2 is a so-called gate valve and the inside of the vacuum container 1 is hermetically held under a condition where the gate valve 22 in the valve 2 is closed. - 特許庁

半導体基板１に素子分離領域２、ｐ型ウエル３、ゲート絶縁膜４およびゲート電極５を順に形成する。例文帳に追加

An element isolation region 2, a p-type well 3, a gate insulating film 4, and a gate electrode 5 are sequentially formed in a semiconductor substrate 1. - 特許庁

そして、ゲートフィンガー４，５間にあるｎ型ＧａＡｓ層１は、ゲート電極の入力端から終端まで連続して設けられている。例文帳に追加

Then, the n-type GaAs layer 1 between the gate fingers 4 and 5 is provided continuously from the input end to the terminating end of a gate electrode. - 特許庁

絶縁ゲート型トランジスタ１は電流ドライバ１０を通じてゲートドライブ回路７からの制御電圧Vaにより断続制御される。例文帳に追加

An insulated gate transistor 1 is on-off controlled by a control voltage Va from a gate drive circuit 7 through a current driver 10. - 特許庁

各ＭＯＳトランジスタ１のゲート接触は、ゲート電極である駆動信号用導体路７にボンディングワイヤ９により接続されている。例文帳に追加

The gate contacts of the transistors 1 are connected to a conductor path 7 for driving signal which is constituted as a gate electrode through bonding wires 9. - 特許庁

また、ゲートウェイ装置５で第２の鍵情報が生成され、携帯端末装置４，１を経由してゲートウェイ装置２に送られる。例文帳に追加

The gateway device 5 generates second key information, and the second key information is sent to the gateway device 2 via the portable terminal devices 4 and 1. - 特許庁

図１に示す例では、ゲート電極１０４は、チャンネル領域１０２にゲート絶縁層１０３を介して形成されている。例文帳に追加

In an example indicated in Fig. 1, the gate electrode 104 is formed to the channel region 102 via a gate insulating layer 103. - 特許庁

ゲート配線６は、個々のゲート電極１と一体的に形成された一体部６ａと、これらを互いに接続する別体部６ｂとに分かれている。例文帳に追加

The gate wiring 6 is divided into an integrated part 6a formed as integrated with an individual gate electrode 1 and a separated part 6b connecting the integrated parts. - 特許庁

半導体基板１上にｎＭＯＳトランジスタ５のゲート絶縁膜８及びゲート電極９をこの順で積層して形成する。例文帳に追加

The semiconductor device is formed through this manufacturing method wherein the gate insulating film 8 and the gate electrode 9 of the nMOS transistor 5 are laminated in this sequence on a semiconductor substrate 1. - 特許庁

ゲート電圧制御回路２２は、素子温度としきい値電圧変動分とに基づいてＦＥＴ１のゲート電圧を制御する。例文帳に追加

A gate voltage control circuit 22 controls the gate voltage of the FET 1 on the basis of the temperature of the element and the flucuation in the threshold voltage. - 特許庁

透明絶縁性基板１上にゲート配線２、ゲート絶縁膜４、半導体層５、コンタクト層６を順次形成する。例文帳に追加

On a transparent insulating substrate 1, a gate wire 2, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed in order. - 特許庁

シリコン基板１に、浮遊ゲート４と制御ゲート６、及びソース，ドレイン拡散層７ａ，７ｂを有するメモリセルが形成される。例文帳に追加

With this manufacturing method, a memory cell is formed which has a floating gate 4, a control gate 6, and source and drain diffused layers 7a and 7b on a silicon substrate 1. - 特許庁

シリコン基板１に、ゲート絶縁膜４、浮遊ゲート電極用の多結晶シリコン膜５、シリコン窒化膜８を積層形成する。例文帳に追加

A gate insulating film 4, a polycrystalline silicon film 5 for a floating gate electrode, and a silicon nitride film 8 are laminated and formed on a silicon substrate 1. - 特許庁

最後に、ゲート部にＡｌ_2Ｏ_3膜１４１を形成し、その上にＡｌゲート電極４２を蒸着する（図１（ｄ））。例文帳に追加

Finally, an Al_2O_3 film 141 is formed in a gate part, and an Al gate electrode 142 is vapor-deposited on the Al_2O_3 film 141 (Fig. 1(d)). - 特許庁

イベント会場１の入場口及び退場口には、それぞれ入場ゲート２及び退場ゲート５が設置されている。例文帳に追加

The entrance and exit of an event hall 1 are provided with an entry gate 2 and a leaving gate 5, respectively. - 特許庁

料金所１にはゲート２が設けられ、ゲート２の上部に路上側アンテナ３が設けられている。例文帳に追加

A toll gate 1 is provided with a gate 2, and the on-road antenna 3 is provided at the upper part of the gate 2. - 特許庁

コントロールゲート駆動部は、複数のセクタ０，１の各一つにそれぞれ対応する複数のコントロールゲートドライバ３００，３０１を有する。例文帳に追加

A control gate driving part has control gate drivers 300 and 301 corresponding to each of the sectors 0 and 1. - 特許庁

図１（ａ）に示す状態はゲート遅延が生じておらずゲート信号Ｇｎはきれいな矩形状である。例文帳に追加

In the state shown in the figure 1 (a), a gate delay is not generated in a gate signal Gn and the gate signal Gn has a pure rectangle shape. - 特許庁

会場に入場ゲート２と退場ゲート３が設けられ、これらの出力がデータ処理部１に入力される。例文帳に追加

The event site has an inlet gate 2 and an outlet gate 3, and the output from the inlet gate and the outlet gate are inputted to a data processing part 1. - 特許庁

半導体基板上の少なくともメモリ領域及び周辺回路領域に上記ゲート絶縁膜及びゲート電極をパターニングする。例文帳に追加

A silicon oxide film 2 and a gate oxide film 3 are formed on a silicon substrate 1. - 特許庁

入力段のトランスファゲート１のＮチャネルＭＯＳトランジスタＮ１１のバックゲートを常時ソース、すなわち入力端に接続する。例文帳に追加

A back gate of an N-channel MOS TR N11 of an input stage transfer gate 1 is always connected to a source that is, an input terminal. - 特許庁

半導体基板１上に、ゲート酸化膜２を介してゲート電極３を形成し、サイドウォール酸化膜７を形成する。例文帳に追加

This manufacturing method is carried out through such a manner where a gate electrode 3 is formed on a semiconductor substrate 1 through the intermediary of a gate oxide film 2, and a side wall oxide film 7 is formed. - 特許庁

走行玩具システム１は、複数のゲート１０と、当該複数のゲート１０を通過走行する走行玩具２０とからなる。例文帳に追加

The travelling toy system 1 comprises a plurality of gates 10 and a travelling toy 20 which travels through the plurality of gates 10. - 特許庁

この厚い酸化膜４が形成されるため、ゲート酸化膜１の膜質が高品質に確保され、ゲート耐圧の低下を防止できる。例文帳に追加

Since the thick oxide film 4 is formed, the quality of the gate oxide film 1 is maintained at a high level, and the decline of the gate withstand voltage of the semiconductor device can be prevented. - 特許庁

なお、ノードＧ１はパワートランジスタ１のゲートに、ノードＧ２はモニタトランジスタ２のゲートに接続されている。例文帳に追加

The node G1 is connected to a gate of a power transistor 1, and the node G2 is connected to a gate of a monitor transistor 2. - 特許庁

ハッチゲートロアガーニッシュ１がリアハッチゲートガラス９の外側下端全幅に渉って配設される。例文帳に追加

A hatch gate lower garnish 1 is arranged across the whole width in the outside bottom end of a rear hatch gate glass 9. - 特許庁

金型１の下部にはリング状のゲート部４が設けられ、このゲート部４から上方に向かって金属材料が供給される。例文帳に追加

At the lower part of the metallic mold 1, an annular gate part 4 is arranged and the metal material is supplied upward from this gate part 4. - 特許庁

そして、第２のＴＦＴ Ｍ２および第３のＴＦＴ Ｍ３をゲート線Ｇｎ＋１に、また第１のＴＦＴ Ｍ１をゲート線Ｇｎ＋２に接続する。例文帳に追加

Moreover, the TFTs M2 and M3 are connected to a gate line Gn+1 and the TFT M1 is connected to a gate line Gn+2. - 特許庁

ゲート４にはガラスマット１の供給方向とは逆方向に回転するゲートローラ６を配置する。例文帳に追加

A gate roller 6 which rotates in reverse direction to the supply direction of the fiberglass mat 1 is arranged at the gate 4. - 特許庁

これにより、ゲート４の上面がスパッタリングされ、同スパッタリングされたゲート４材料により、抑制膜４ｓが形成される（図１（ｃ））。例文帳に追加

Thus, the upper surface of the gate 4 is sputtered, and a suppression film 4s is formed by the material of the sputtered gate 4 (Figure 1 (c)). - 特許庁

複数の細線状ゲート１を結ぶゲート配線１０上を絶縁膜２１を介して覆う保護金属膜４１を備える。例文帳に追加

The semiconductor device is provided with a protective metal film 41 which covers gate wiring 10 connecting several filamentary gates 1 through an insulating film 21. - 特許庁

基板上１に半導体層３と半導体層を覆うゲート絶縁膜４とゲート電極５によって、ＴＦＴを形成し。例文帳に追加

A TFT is formed by a semiconductor layer 3 and a gate insulating film 4 covering the semiconductor layer, and a gate electrode 5 on a substrate 1, and an interlayer insulating film 6 covering the TFT is formed. - 特許庁

また、ゲート酸化膜１にダメージが入らないためにゲート耐圧の信頼性を向上させることができる。例文帳に追加

Since the gate oxide film 1 is not damaged, additionally reliability of the gate withstand voltage of the device is improved. - 特許庁