「1ゲート」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

多結晶シリコンゲート４を酸化窒化シリコン膜５で覆ってから、シリコン基板１の熱酸化を行うことにより、第１ゲート酸化膜３と厚みの異なる第２ゲート酸化膜６をシリコン基板１上に形成する。例文帳に追加

A polycrystalline silicon gate 4 is covered with a silicon oxide nitride film 5, and then a silicon substrate 1 is thermally oxidized to form a second gate oxide film 6 different in thickness from a first gate oxide film 3 on the silicon substrate 1. - 特許庁

このメモリ装置は、Ｓｉ基板１と、Ｓｉ基板１上に形成され、キャリアトラップ準位（ダングリングボンド５ａ）を含むゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極６とを備えている。例文帳に追加

The memory device is provided with an Si substrate 1, a gate insulating film 5 which is formed on the Si substrate 1 and comprises a carrier trap level (dangling bond 5a) and a gate electrode 6 formed on the gate insulating film 5. - 特許庁

浮遊ゲートの第1パターン上にモールドパターンを形成した後、モールドパターンをマスクとして露出された浮遊ゲートの第1パターン部分を除去して浮遊ゲートを形成する。例文帳に追加

After a mold pattern is formed on the first pattern of the floating gate, the first pattern of the floating gate is removed with the mold pattern as a mask for forming the floating gate. - 特許庁

バルブゲート式金型装置にあって、ゲート58およびこのゲート58を開閉するバルブ装置81のある固定型31により製品１の内面を形成し、可動型32により製品１の外面を形成する。例文帳に追加

In a valve gate type mold assembly, the inner surface of a product 1 is formed by a fixed mold 31 provided with a gate 58 and a valve device 81 for opening and closing the gate 58 and the outer surface of the product 1 is formed by a movable mold 32. - 特許庁

保護ゲート構造は、ゲートパネル１と、枠体１０、１１ｂと、枠体１１ｂに回転可能に支持された回転軸３と、ゲートパネル１と回転軸３とを連結する連結部材２とを備える。例文帳に追加

The protection gate structure includes a gate panel 1, frame bodies 10 and 11b, a rotary shaft 3 rotatably supported to the frame body 11b and a connecting member 2 connecting the gate panel 1 to the rotary shaft 3. - 特許庁

そして、ゲート線１と画面端共通線５ａとの交差部において、ゲート線１と画面端共通線５ａとの間に、ゲート絶縁膜１０と保護絶縁膜１１とからなる２層構造の層間絶縁膜が形成されている。例文帳に追加

Then, at the crossing parts of the gate lines 1 and the screen end common lines 5a, a two-layer structured interlayer insulating film consisting of a gate insulating film 10 and a protective insulating film 11 is formed between the gate lines 1 and the screen end common lines 5a. - 特許庁

ゲートは、投雪口１の上流に１つ（ゲート３）設けるか、或いは投雪口１から投入した雪２を流す量の水４を貯留するに必要な間隔をあけて２つ（ゲート３，５）設置する。例文帳に追加

One gate 3 is mounted in the upstream of the port 1 or the two gates 3, 5 are set up at a required interval for storing water 4 in quantity, by which snow 2 charged from the port 1 is flowed away. - 特許庁

半導体装置１は、さらに、ソース領域４の表面以下に全部が位置するようにゲートトレンチ７内に埋め込まれたポリシリコンゲート１０と、チャネル領域５の深さに達するようにポリシリコンゲート１０に形成されたゲートコンタクト溝２１内に埋め込まれ、ポリシリコンゲート１０に接するゲートメタル１４，２２，１６２とを含む。例文帳に追加

The semiconductor device 1 further includes: a polysilicon gate 10 embedded in the gate trench 7 so that the entire part is positioned under a surface of the source region 4; and gate metal 14, 22 and 162 which are embedded in a gate contact groove 21 formed in the polysilicon gate 10 so as to reach the depth of the channel region 5, and which are in contact with the polysilicon gate 10. - 特許庁

同一基板４上に少なくとも第１ゲート絶縁膜７及び第２ゲート絶縁膜３４を有する半導体装置１において、前記第１ゲート絶縁膜７上に多結晶シリコンからなる第１ゲート電極２０が形成され、前記第２ゲート絶縁膜３４は前記第１ゲート絶縁膜７よりも薄く、単位面積あたりの電気容量が大きく形成されている。例文帳に追加

A semiconductor device 1 is equipped with a first gate insulating film 7 and a second gate insulating film 34 on the same substrate 4, where a first polycrystalline silicon gate electrode 20 is formed on the first gate insulating film 7, the second gate insulating film 34 is thinner than the first gate insulating film 7 and set larger in electric capacity per unit area. - 特許庁

メモリセルＭＣは、半導体基板１中のチャネル領域４上にゲート絶縁膜５を介して形成された第１ゲート電極ＷＧと、第１ゲート電極ＷＧの側方に形成され絶縁体を介して第１ゲート電極ＷＧとカップリングする第２ゲート電極ＣＧと、チャネル領域４と第２ゲート電極ＣＧとの間に少なくとも形成された電荷トラップ膜６とを有する。例文帳に追加

The memory cell MC includes a first gate electrode WG formed on a channel region 4 in a semiconductor substrate 1 through a gate insulation film 5, a second gate electrode CG formed at a side of the first gate electrode WG and coupled with the first gage electrode WG through an insulation substance, and an electric charge trap film 6 formed at least between the channel region 4 and the second gate electrode CG. - 特許庁

ゲート電極２上に成長するゲート絶縁膜３とゲート電極以外のガラス基板１上に成長するゲート絶縁膜３の膜厚が同等以上になる時のゲート絶縁膜厚を形成することで、ゲート電極２の端部のストレス増大を抑制するとともに、絶縁破壊耐性の劣化を抑制することが可能となる。例文帳に追加

A gate insulating film thickness is formed so that the stress increase of the edge of the gate electrode 2 can be suppressed, and that the deterioration of insulation breakdown resistivity can be suppressed, when the film thickness of a gate insulating film 3 grown on a gate electrode 2 and a gate insulating film 3 grown on a glass substrate 1 other than the gate electrode are made equivalent or more. - 特許庁

シリコン基板上にトンネル絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上にゲート間絶縁膜を介して設けられた制御ゲートを有する浮遊ゲート型トランジスタにおいて、シリコン基板１とトンネル酸化膜３との間あるいは浮遊ゲート電極５とトンネル酸化膜３との間に制御して第１酸窒化膜４あるいは第２酸窒化膜８が形成される。例文帳に追加

In a floating gate type transistor having a floating gate which is provided on a silicon board via a tunnel insulating film, and a control gate which is provided on the floating gate via an insulating film between gates, a first oxynitriding film 4 or a second oxynitriding film 8 is formed between a silicon board 1 and a tunnel oxide film 3, or between floating gate electrode 5 and the tunnel oxide film 3. - 特許庁

復号化信号が、第1相互相関成分、自己相関成分及び第2相互相関成分を時間的に順に備えているとき、1次ゲート処理器は復号化信号の第1相互相関成分を除去して1次ゲート後信号を生成し、2次ゲート処理器は1次ゲート後信号に残存している第2相互相関成分を除去して2次ゲート後信号を生成する。例文帳に追加

When the decoding signal sequentially has the first cross-correlation component, the autocorrelation component, and the second cross-correlation component temporally, the first gate processor eliminates the first cross-correlation component of the decoding signal to generate the primary gated signal, and the second gate processor eliminates the second cross-correlation component remaining in the primary gate signal to generate the secondary gated signal. - 特許庁

また、バルク−ＭＩＳＦＥＴは、シリコン基板１上にゲート絶縁膜１５より厚いゲート絶縁膜１６を介して設けられたゲート電極３５ｂと、ゲート電極３５ｂの両側壁側の半導体基板１上に設けられたソース・ドレインを構成する積上げ層２５とを有している。例文帳に追加

Further, a bulk-MISFET includes: a gate electrode 35b provided on a silicon substrate 1 interposing a gate insulator film 16 thicker than the gate insulator film 15; and an elevated layer 25 configuring a source and drain provided on a semiconductor substrate 1 at both sidewalls of the gate electrode 35b. - 特許庁

まず、基板１上のゲート電極３Ａを形成する部分に、印刷法を用いて触媒２でゲート電極パターンを形成した後、この触媒２の作用により無電解メッキが生じるメッキ剤を基板１上のゲート電極パターンに接触させてゲート電極３Ａを形成する。例文帳に追加

After a gate electrode pattern is formed of a catalyst 2 using a print method at a part on a substrate 1 for forming a gate electrode 3A, the gate electrode 3A is formed by touching a plating agent causing electroless plating to the gate electrode pattern on the substrate 1 through action of the catalyst 2. - 特許庁

コンテナターミナルゲート１に待機しているチェッカー４のそれぞれに、ゲート１のレーン11を通過するシャーシ２とコンテナ３とのゲート管理を行うゲートサーバー７と間で、コンテナ３の損傷等の状態に関する情報を交換する携帯端末５を所持させる。例文帳に追加

The checkers 4 on standby in the container terminal gate 1 each have portable terminals 5 which exchange information related to the condition on the damages or the like of the container 3 between the gate server 7 performing gate control of a chassis 2 and the container 3 passing through a lane 11 of the gate 1. - 特許庁

基板６０上に半導体層１が配置され、これを覆うようにゲート絶縁膜２、ゲート絶縁膜２上にゲート電極３ａが配置され、更にこのゲート電極３ａを覆うように保護膜１７が配置された状態で、イオン注入工程の際に用いるレジスト膜を形成する。例文帳に追加

This TFT manufacturing method is carried out in such a manner that a semiconductor layer 1 is arranged on a substrate 60, a gate-insulating film 2 is formed covering the semiconductor layer 1, a gate electrode 3a is arranged on the gate-insulating film 2, a protective film 17 is arranged so as to cover the gate electrode 3a, and a resist film used in an ion implantation process is formed. - 特許庁

ゲート電極５の形成前に、ゲート絶縁膜４となる酸化アルミニウム層の半導体基板１との界面側またはゲート電極５との界面側に窒素を添加し、その界面から内部の領域が窒化されたゲート絶縁膜４を形成する。例文帳に追加

Before the gate electrode 5 is formed, a gate insulating film 4 having a nitrided region at its inside from the interface between the film 4 and a semiconductor substrate 1 or the gate electrode 5 is formed by adding nitride to the interface between an aluminum oxide layer which becomes the insulating film 4 and the substrate 1 or electrode 5. - 特許庁

半導体基板１と、この半導体基板１上に形成されたゲート電極７と,このゲート電極７の側面に形成されたゲート側壁絶縁膜１３と、このゲート側壁絶縁膜１３と半導体基板１との間に設けられた応力緩和手段１４と、ゲート側壁絶縁膜１３下方の半導体基板１表面付近に形成されたソース・ドレイン領域４，５とを有する半導体装置である。例文帳に追加

The semiconductor device is provided with the semiconductor substrate 1, a gate electrode 7 formed on the semiconductor substrate 1, the gate sidewall insulating film 13 formed on the side face of the gate electrode 7, a stress-mitigating means 14 provided between the gate sidewall insulating film 13 and the semiconductor substrate 1 and source/drain regions 4 and 5 formed near the surface of the semiconductor substrate 1, below the gate sidewall insulating film 13. - 特許庁

Ｐ型の半導体基板１上に形成されたゲート絶縁膜２上に第１のゲート電極３と第２のゲート電極６とが絶縁膜５を介して並設されて成るゲート・ドレインオーバーラップ型構造を有する半導体装置において、前記第１のゲート電極３と第２のゲート電極６とが、当該第１のゲート電極３から第２のゲート電極６に跨るように形成された第１のチタンシリサイド膜１０により、電気的に接続されていることを特徴とする。例文帳に追加

In the semiconductor device, having a gate-drain overlapped structure composed of a first gate electrode 3 and second gate electrodes 6 arranged via an insulation film 5 on a gate insulation film 2 formed on a p-type semiconductor substrate 1, the first gate electrode 3 and the second gate electrodes 6 are connected electrically through a first titanium silicide film 10 formed for bridging the second gate electrodes 6 from the first gate electrode 1. - 特許庁

シリコン基板１の上には、ゲート絶縁膜１２とゲート電極８とが形成されていて、ゲート絶縁膜１２は、少なくともハフニウム、酸素、フッ素および窒素を含む。例文帳に追加

A gate insulating film 12 and a gate electrode 8 are formed on a silicon substrate 1, and the gate insulating film 12 contains at least hafnium, oxygen, fluorine, and nitrogen. - 特許庁

シリコン基板１にゲート絶縁膜４を介してゲート電極ＧＭが形成され、ゲート電極ＧＭの間にソース領域Ｓ、ドレイン領域Ｄが設けられる。例文帳に追加

A gate electrodes GM are formed on a silicon substrate 1 via a gate insulating film 4, and a source region S and a drain region D are provided between the gate electrodes GM. - 特許庁

半導体集積回路１は、ゲート電極構造２１を有する電界効果トランジスタと、ゲート電極構造２２を有する電界効果トランジスタと、ゲート電極構造３１を有する電界効果トランジスタとを含む。例文帳に追加

A semiconductor integrated circuit 1 comprises a field effect transistor having a gate electrode structure 21, a field effect transistor having a gate electrode structure 22 and a field effect transistor having a gate electrode structure 31. - 特許庁

半導体基板１上にゲート絶縁膜７ａを形成した後、そのゲート絶縁膜７ａ上にパワーｎチャネルＬＤＭＯＳ・ＦＥＴＱｎのゲート電極８を形成する。例文帳に追加

After a gate insulation film 7a is formed on a semiconductor substrate 1, the gate electrode 8 of a power n channel LDMOS FETQn is formed on the gate insulation film 7a. - 特許庁

この半導体装置１は、ゲート電極の上に、ゲート電極側から順に、ゲート酸化膜３、１対のソース／ドレイン電極７Ａ，７Ｂ、および有機半導体層が形成されてなる。例文帳に追加

The semiconductor device 1 is formed with, beginning from a gate side on the gate electrode, a gate oxide film 3, a couple of source and drain electrodes 7A, 7B, and the organic semiconductor layer. - 特許庁

セレクトゲート３ａとフローティングゲート６ａの間の容量は、基板１とフローティングゲート６ａの間の容量よりも小さくなるように構成される。例文帳に追加

The coupling capacitance between the select gate 3a and the floating gate 6a is set smaller than that between the substrate 1 and the floating gate 6a. - 特許庁

半導体基板上１には、第１のゲート絶縁膜６を介してコントロールゲート電極３が形成されており、コントロールゲート電極３の上には第１の保護絶縁膜７が形成されている。例文帳に追加

A control gate electrode 3 is formed on a semiconductor substrate 1 through a first gate insulation film 6, and a first protection insulation film 7 is formed on the control gate electrode 3. - 特許庁

半導体基板１上にゲート絶縁膜５を形成し、このゲート絶縁膜５上にポリシリコン膜よりなるシリコンゲート電極６ａ、６ｂを形成する。例文帳に追加

A gate insulating film 5 is formed on a semiconductor substrate 1, and silicon gate electrodes 6a, 6b composed of a poly-silicon film are formed on the gate insulating film 5. - 特許庁

基板（２）と、ゲート絶縁膜（６）を介して基板（２）の上に設けられるゲート電極（３）と、ゲート電極（３）に隣接して配置されるサイドウォール（５）とを具備する半導体装置（１）を構成する。例文帳に追加

The semiconductor device (1) comprises a substrate (2), gate electrodes (3) provided on the substrate (2) across gate insulating films (6), and sidewalls (5) arranged adjacent to the gate electrodes (3). - 特許庁

セレクトゲート３ａとフローティングゲート６ａの間のサイドウォール１４ａの厚さは、基板１とフローティングゲート６ａの間の絶縁膜５の膜厚より厚くなるように構成される。例文帳に追加

The thickness of a side wall 14a between the select gate 3a and the floating gate 6a is larger than that of an insulation film 5 between the substrate 1 and the floating gate 6a. - 特許庁

透明ガラス基板からなる所定の基板１上に、ゲート電極、ゲート絶縁膜および半導体薄膜からなるボトムゲート型のＴＦＴが形成される。例文帳に追加

Bottom gate type TFTs each comprising a gate electrode, a gate insulation film and a semiconductor thin film are formed on a predetermined substrate 1 formed of a transparent glass substrate. - 特許庁

ゲート電極５を形成した後、被覆絶縁膜を形成する工程の前に、ゲート電極５の形成に起因して基板１およびゲート電極５上に付着した自然酸化膜１０を水素処理を用いて選択的に除去する。例文帳に追加

After a gate electrode 5 is formed, a natural oxide film 10 that is adhered to a substrate 1 and the gate electrode 5 due to the formation of the gate electrode 5, is selectively removed by hydrogen treatment. - 特許庁

フローティングゲート３をｌｏｇｉｃ部のポリシリコンゲート２８と兼ねて形成し、コントロールゲート６をシリコン基板１にイオン注入によって形成した拡散層で構成する。例文帳に追加

A floating gate 3 is formed on the polysilicon gate of a logic part, and a control gate 6 is composed of a diffusion layer formed on a silicon substrate 1 by implantion of ions. - 特許庁

第1及び第2主電極から露出した下地の上側表面にはゲート絶縁膜13が形成されておりゲート絶縁膜の上側にはゲート電極31が設けられている。例文帳に追加

A gate insulating film 13 is formed on the upper surface of a base which is exposed from the first and second main electrodes, and a gate electrode 31 is provided above the gate insulating film. - 特許庁

ゲート絶縁膜２として酸素イオン導電能力を有する酸化物を用いるとともに、前記ゲート絶縁膜２の堆積時に、半導体基板１から前記ゲート絶縁膜２の表面にかけて正の電位勾配を設ける。例文帳に追加

An oxide having an oxygen ion conduction power is employed as a gate insulation film 2 and a positive potential gradient is provided from a semiconductor substrate 1 to the surface of the gate insulation film 2 at the time of depositing the gate insulation film 2. - 特許庁

第２ゲート電極ＣＧは、半導体基板１の表面上に第２ゲート絶縁膜２０を介して形成され、第１ゲート電極ＷＧと絶縁膜２０を介して隣接する。例文帳に追加

The second gate electrode CG is formed on the surface of the semiconductor substrate 1 through the second gate insulating film 20 and being adjacent to the first gate electrode WG through an insulating film 20. - 特許庁

スプリットゲート型メモリセル１は、ソース領域２、ドレイン領域３、チャネル領域４、浮遊ゲート電極５、制御ゲート電極６から構成される。例文帳に追加

This split-gate type memory cell 1 comprises a source region 2, drain region 3, channel region 4, floating gate electrode 5, and control gate electrode 6. - 特許庁

この素子分離膜２に挟まれた領域のｎ型シリコン基板１上にゲート絶縁膜３が形成され、さらにゲート絶縁膜３上にポリシリコンのゲート電極４が形成される。例文帳に追加

A gate insulating film 3 is formed on the silicon substrate 1 in a region held by the element isolation film 2, and a polysilicon gate electrode 4 is formed on the gate insulating film 3. - 特許庁

ソース領域２と延長ドレイン領域３との間にはゲート絶縁膜を介してゲート電極１０が形成され、ゲート電極１０および半導体基板１の表面は絶縁膜１２により覆われている。例文帳に追加

A gate electrode 10 is formed via a gate insulating film between the source region 2 and an extension drain region 3, and the gate electrode 10 and the surface of the semiconductor substrate 1 are covered with an insulating film 12. - 特許庁

Ｐ型シリコン基板１上には、シリコンオキシナイトライドからなるゲート絶縁膜１２が形成され、ゲート絶縁膜１２上にゲート電極１３が形成されている。例文帳に追加

A gate-insulating film 12 of silicon oxynitride is formed on the P-type silicon substrate 1, and a gate electrode 13 is formed on the gate insulating film 12. - 特許庁

ＭＩＳＦＥＴ１は、ゲート構造としてゲート電極１５と、ゲート絶縁膜１１と、強磁性半導体５との積層構造を有するＭＩＳ構造を用いている。例文帳に追加

An MISFET 1 employs an MIS structure having a multilayer structure of a gate electrode 15, a gate insulation film 11, and a ferromagnetic semiconductor 5 as a gate structure. - 特許庁

シリコン基板１の上に、犠牲ゲート絶縁膜１０４および犠牲ゲート電極１０５を形成した後、犠牲ゲート電極１０５の側面に第１の側壁膜１０６を形成する。例文帳に追加

After a sacrifice gate insulated film 104 and a sacrifice gate electrode 105 are formed on a silicon substrate 1, a first side wall film 106 is formed on the side surface of the sacrifice gate electrode 105. - 特許庁

シリコン基板１上に、ゲート酸化膜３、ゲート電極４となるポリシリコン膜を積層形成し、更に、これらゲート酸化膜３及びポリシリコン膜の側壁にスペーサ５を形成する。例文帳に追加

A gate oxide film 3 and a polysilicon film turning to a gate electrode 4 are laminated and formed on a silicon substrate 1, and spacers 5 are formed on side walls of the gate oxide film 3 and the polysilicon film. - 特許庁

接続ステップは、第１ゲートウェイと第2ゲートウェイとの間で、ゲートウェイ間通信リンクを渡って、呼スピーチ又はデータの情報を搬送するステップを含む。例文帳に追加

The connecting step includes a step carrying information of a calling speech or data crossing over a inter-gateway communication link between first gateway 1 and the second gateway 2. - 特許庁

各浮遊ゲート７の一方の隣接側には、半導体基板１の主面上に第３ゲート絶縁膜６を介して形成された補助ゲート９が形成されている。例文帳に追加

In the one adjacent side of the each floating gate 7, an auxiliary gate 9 is formed through a third gate insulation film 6 on the main plane of the semiconductor substrate 1. - 特許庁