「Address Bus」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The information on address bus and data bus is stored in a dedicated test RAM 24 during the operation in the single chip mode.例文帳に追加

テスト専用ＲＡＭ２４には、シングルチップモードによる動作中にアドレスバス及びデータバス上の情報が保存される。 - 特許庁

An access to a FLASH is started immediately after a column address is latched to an SDRAM, and a sharing bus controller outputs an address for writing-in or reading-out for the FLASH to an address bus.例文帳に追加

ＳＤＲＡＭにカラム・アドレスをラッチさせたなら、その直後にＦＬＡＳＨへのアクセスを開始し、共有バスコントローラがアドレスバス上にＦＬＡＳＨに対する書き込みまたは読み出しのアドレスを出力する。 - 特許庁

A CRC block is connected to the data bus and the snoop block and configured to generate a CRC code from data when a data address transferred on the address bus is matched with at least one snoop address.例文帳に追加

ＣＲＣブロックは、データバスおよびスヌープブロックに接続され、アドレスバス上で運ばれるデータアドレスが少なくとも１つのスヌープアドレスと合致するとデータからＣＲＣ符号を生成するように構成される。 - 特許庁

A DMA control part 51 compares an address in access to the internal bus with an address area set in the address table 80 and determines whether or not the burst access in the external bus is usable.例文帳に追加

ＤＭＡ制御部５１は、内部バスに対するアクセスにおけるアドレスと、アドレステーブル８０に設定されたアドレス領域とを比較して、外部バスにおけるバーストアクセスを利用できるか否かを判定する。 - 特許庁

Address information inserting means 4a and 4b insert an address information stored at an address information storage means 2a and 2b into a signal and output it to a bus 6.例文帳に追加

アドレス情報挿入手段４ａ，４ｂは、アドレス情報記憶手段２ａ，２ｂに記憶されているアドレス情報を信号に挿入し、バス６に出力する。 - 特許庁

The address control section 201 gives address information to each SDRAM via an address bus (b) and gives a write signal sequentially to objective SDRAMs.例文帳に追加

アドレス制御部２０１からは、アドレスバスｂを介してアドレス情報が各ＳＤＲＡＭに送られ、また、対象となるＳＤＲＡＭに順番にライト信号が送られる。 - 特許庁

The snoop block includes an address masking circuit configured to generate at least one snoop address by masking an address which can be received from the data bus.例文帳に追加

スヌープブロックは、データバスから受取ることのできるアドレスをマスキングして少なくとも１つのスヌープアドレスを生成するように構成されるアドレスマスキング回路を含む。 - 特許庁

Memories 4a-4m are connected to the same number of address bus signal lines as the number of bits of a network address.例文帳に追加

アドレスバス２ａａは、接続先ノードを一意に特定するノードアドレスを構成するビットに対応した信号線を有する。 - 特許庁

The waveform memory 2 can be accessed even in a period when the address to the delay memory 3 is transferred with the address bus 5.例文帳に追加

波形メモリ2は、遅延メモリ3に対するアドレスがアドレスバス5で転送されている期間においてもアクセス可能となる。 - 特許庁

A CPU 14 once receiving the data update information of a subcoding Q data frame recognizes it, supplies the necessary address of subcoding Q data to an address decoding 15 from the updated subcoding Q data frame through an address bus 16, and supplies the decoded address to a subcoding Q data buffer part 13.例文帳に追加

ＣＤより読み込んだ信号からサブコーディングＱデータフレームを生成し、各サブコーディングＱデータ毎に読み出し可能にサブコーディングＱデータバッファに記憶させる。 - 特許庁

I/O signals of the bus 10 are arranged in a bus address space in a descending order of signal change rate and when an address exists near, burst transfer is used.例文帳に追加

バス１０の入出力信号は信号変化率の高い順にバスアドレス空間に配置され、アドレスが近傍に存在する場合にはバースト転送を利用する。 - 特許庁

A computer bus 100 carries an address and a memory transaction including a transaction type.例文帳に追加

コンピュータバス１００は、アドレスおよびトランザクションタイプを含むメモリトランザクションを搬送する。 - 特許庁

The bus evaluation system is provided with a conversion circuit (20), that recognizes a valid address sent through a utopia level 2 bus, converts the valid address into a slave address, given to a measurement instrument (30) and transfers the slave address to the measurement instrument (30).例文帳に追加

本発明によるバス評価システムは、ユートピア・レベル２・バス上を伝送される有効アドレスを認識し、有効アドレスを測定器（３０）に付与されたスレーブアドレスに変換し、且つ、スレーブアドレスを測定器（３０）に転送する変換回路（２０）を備える。 - 特許庁

When the data transfer device issues a bus request to the host bus and acquires bus use right, the address and data are taken out from the FIFO buffer of the external memory 150 and written in a device on the host bus.例文帳に追加

そして、データ転送装置がホストバスへのバスリクエストを出して、バス使用権を取得したら、外付けメモリ１５０のＦＩＦＯバッファからアドレスとデータを取り出してホストバス上のデバイスへ書き込みを行う。 - 特許庁

The plurality of memory components 116, 117, 118 are constituted according to an adjustment related to an address bus propagation delay and a data bus propagation delay.例文帳に追加

複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。 - 特許庁

An image address bus 123 and an image data bus 124 connect an image encoding/decoding unit 801 and an image display part 901.例文帳に追加

画像アドレスバス１２３及び画像データバス１２４は、画像符復号化ユニット８０１と画像表示部９０１とを接続する。 - 特許庁

The plurality of memory components are configured according to coordinates relating to the address bus propagation delay and the data bus propagation delay.例文帳に追加

複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。 - 特許庁

The microcomputer 70 determines the failures in the address bus 73 and the data bus 74 by the specific data in a specific data area.例文帳に追加

マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。 - 特許庁

A control unit 7 comprises the microcomputer 70, ROM 71, RAM 72, the address bus 73, and the data bus 74.例文帳に追加

本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。 - 特許庁

A CPU bus and a memory bus are separated to control address data, so that outputting the video DMA can be sped up.例文帳に追加

ＣＰＵバスとメモリバスとを分離させて、アドレス・データを管理することにより、ビデオＤＭＡ出力を高速化させることができる。 - 特許庁

Further, it brings all of the data bus 110, address bus 111 and read/write control signal 120, into a high impedance state.例文帳に追加

またＣＰＵ１００からのデータバス１１０、アドレスバス１１１、リード・ライト制御信号１２０を全てハイインピーダンス状態にする。 - 特許庁

Each of the memory cells is individually addressable over a parallel address bus and data are read and/or written over a parallel data bus.例文帳に追加

メモリセルのそれぞれはパラレルアドレスバス上を個々にアドレス可能であり、データはパラレルデータバス上を読み出しおよび／または書き込まれる。 - 特許庁

The computer with the memory map unit converting the bus and the address spaces separating the external bus address space into multi- regions becomes eligible to access any external bus address space from the region set in CPU address space with its scheme of because the computer has a means acquiring the region information including its address based upon a means keeping region information mapping a address.例文帳に追加

外部バスアドレス空間を複数の領域に分割し、アドレスとバスを変換するメモリマップユニットを有する計算機が、現在アドレスを写像する領域情報を保持する手段とアドレスから、そのアドレスを含む領域情報を取得する手段を有することによりCPUアドレス空間に設定した領域から任意の外部バスアドレス空間にアクセスすることを可能にする。 - 特許庁

A CPU 20 outputs a prescribed address from the data output circuit 20f to the address bus AB, and reads an identification code preliminarily described in the prescribed address of a ROM 30 via a data bus DB and a latch circuit 25.例文帳に追加

ＣＰＵ２０は、所定アドレスをデータ出力回路２０ｆからアドレスバスＡＢに出力し、ＲＯＭ３０の所定アドレスに予め記述してある識別コードをデータバスＤＢおよびラッチ回路２５を介して読み込む。 - 特許庁

The ROM chips 70-1 to 70-4 are connected with a part (33) of an address bus 32, and other part (34) of the address bus 32 is returned to the subsidiary board 20 through the connectors (60 and 80), and is input in the address decoder 50.例文帳に追加

ＲＯＭチップ７０−１〜７０−４はアドレスバス３２の一部（３３）に接続され、アドレスバス３２の他の一部（３４）はコネクタ（６０，８０）を通して、サブ基板２０に戻されてアドレスデコーダ５０に入力される。 - 特許庁

To increase degree of freedom in selecting a bus address without increasing the number of bits of an instruction code.例文帳に追加

命令コードのビット数を増やさずに、バスアドレス選択の自由度を向上させる。 - 特許庁

A memory controller 900 includes a register for setting the final address of access from a bus master.例文帳に追加

メモリコントローラ９００は、バスマスタからのアクセスの最終アドレスを設定するレジスタを備える。 - 特許庁

The device is address-designable within a logic network operable on a shared physical bus.例文帳に追加

装置は共有物理バス上で動作可能な論理ネットワーク内でアドレス指定可能である。 - 特許庁

A data bus 51 and an address 50 are shared by ROM 30 and RAM 40.例文帳に追加

ＲＯＭ３０とＲＡＭ４０とで、データバス５１およびアドレスバス５０を共通化する。 - 特許庁

The address decoder 24 determines which destination register byte is to receive the data on the host data bus.例文帳に追加

アドレス・デコーダ２４は、どの宛先レジスタ・バイトがホスト・データバスのデータを受けるかを決定する。 - 特許庁

A data transaction constituted of an address and a data packet is transferred on an on-chip bus.例文帳に追加

アドレスおよびデータ・パケットよりなるデータ・トランザクションが、オンチップ・バス上に伝送される。 - 特許庁

To use an address bus to other use even during an access time of a waveform memory.例文帳に追加

波形メモリのアクセス時間の間であっても、アドレスバスを他の用途に使用可能にすること。 - 特許庁

METHOD AND SYSTEM FOR DECIDING ADDRESS TO IDENTIFY HARDWARE COMPONENT ON COMMON BUS例文帳に追加

共通バス上のハ—ドウェアコンポ—ネントを識別するアドレスを決定するための方法およびシステム - 特許庁

Thus, even when the plurality of bus masters are connected to a common bus, it is possible to easily cope with the change of the address range of the access subject or each bus master.例文帳に追加

これによって、複数のバスマスタが共通のバスに接続された場合において、アクセス主体や各バスマスタのアドレス範囲の変更に容易に対処することができる。 - 特許庁

An address bus that determines the location of data stored or retrieved from the system memory has a plurality of address lines.例文帳に追加

システムメモリに記憶すべきまたはシステムメモリから取り出すべきデータの位置を決定するアドレスバスは、複数のアドレスラインを備えている。 - 特許庁

The address bus alternately provides normal address data and image data to a recognition device 5 by switching a multiplexer 10.例文帳に追加

アドレスバスはマルチプレクサ１０を切り替えることにより、通常のアドレスデータと画像データを択一的に認識装置５に与える。 - 特許庁

A memory interface circuit A is provided between a processor and a memory M; and the memory interface A and processor P are connected through an address bus 100, a data bus 103, etc., and the memory interface circuit A and memory M are connected through an address bus 110, a data bus 112, etc.例文帳に追加

プロセッサＰとメモリＭ間に、メモリインタフェース回路Ａを設け、メモリインタフェース回路ＡとプロセッサＰとはアドレスバス１００、データバス１０３等を介して接続され、また、メモリインタフェース回路ＡとメモリＭとはアドレスバス１１０、データバス１１２等を介して接続されている。 - 特許庁

In the address drive system for driving the address electrodes of a display panel, another GND is formed for VCC on the address drive panel 10-address bus panel 20 to obtain a dual GND systems (for VCC/VH).例文帳に追加

表示パネルのアドレス電極を駆動するためのアドレスドライブシステムにおいて、アドレスドライブ基板１０−アドレスバス基板２０にＶＣＣ用ＧＮＤを新設し、ＧＮＤを２系統化（ＶＣＣ用／ＶＨ用）する。 - 特許庁

Then, the address A is converted into address information B indicating an area in a waiting system buffer memory 32 in the address conversion memory 42, and outputted to a post-conversion main memory address bus 142, and this address information B is supplied through an address switcher 92 to a waiting system buffer memory 32.例文帳に追加

そして、アドレス変換メモリ４２では、待機系バッファメモリ３２内の領域を指すアドレス情報Ｂに変換して変換後主メモリアドレスバス１４２に出力し、アドレス切換器９２を経由して待機系バッファメモリ３２にこのアドレス情報Ｂが供給される。 - 特許庁

A logical address of a slave device that is a target of data transmission/reception transmitted from a master device is converted into a bus number of a slave bus and an actual address of the slave device, and actual address data are transmitted to all slave buses simultaneously with the transmission of the logical address from the master device.例文帳に追加

マスタデバイスから送信される、データ送受信の対象となるスレーブデバイスの論理アドレスを、スレーブバスのバス番号とスレーブデバイスの実アドレスに変換して、全てのスレーブバスに対し、マスタデバイスからの論理アドレスの送信と同時に実アドレスデータを送信する。 - 特許庁

Respective first address busses and respective second address busses are connected with each other using an address bus switching circuit, and mutual connection destinations in their connections are switched according to situations.例文帳に追加

アドレスバス切替回路により、各第１アドレスバスと各第２アドレスバスとを接続するとともに、その接続に際しての互いの接続先を状況に応じて切替える。 - 特許庁

When a request reception buffer 110 receives a coherency request which is issued from a system bus 200, an address converting part 120 converts the address of the request into an index address.例文帳に追加

リクエスト受信バッファ１１０がシステムバス２００に発行されたコヒーレンシリクエストを受信すると、アドレス変換部１２０は、リクエストのアドレスをインデックスアドレスに変換する。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

To provide a data storage system and method for mapping a bus address to a memory unit address in order to generate a data value related to continuous bus addresses and check sum value storage by using an interleaving system.例文帳に追加

連続的なバスアドレスに関連するデータ値およびチェックサム値記憶がインタリーブ方式で発生するように、バスアドレスをメモリユニットアドレスにマップするデータ記憶システムおよび方法を提供する。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁