「Address Bus」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Data exchange between a program execution part and peripheral equipment is performed using a serial bus for transferring an address, data and a control signal by serial communication and a bus switch for switching a communication path of communication to be performed through the serial bus based on information about the address, etc.例文帳に追加

アドレスとデータおよび制御信号を、シリアル通信により転送を行なうためのシリアルバスと、アドレスなどの情報をもとに、シリアルバスを通して行なわれる通信の通信経路を切り替えるバススイッチを使用して、プログラム実行部と周辺機器との間のデータ交換を行なう。 - 特許庁

The DMA controller 111 converts the ID of the module 101 into an address on a bus 109 based on a preliminarily stored address conversion table, and reads the data of the address, and writes the network address of the ID of a module 103.例文帳に追加

ＤＭＡコントローラ１１１は、あらかじめ記憶しておいたアドレス変換テーブルに基づいて、モジュール１０１のＩＤをバス１０９上のアドレスに変換し、このアドレスのデータを読み出して、モジュール１０３のＩＤのネットワーク・アドレスに書き込む。 - 特許庁

This data processor is provided with an ADT8e for adding an offset value to an address outputted by an I/O adaptor 4, and for calculating a virtual storage address and a translation look-aside buffer(TLB) 8b for converting the virtual storage address into a physical address, and accessing is made through a host bus 3 to a main storage device 2.例文帳に追加

Ｉ／Ｏアダプタ４-1が出力したアドレスにオフセット値を加算し仮想記憶アドレスを計算するＡＤＴ８ｅと、その仮想記憶アドレスを物理アドレスへの変換するＴＬＢ８ｂを備え、３を介して主記憶装置２をアクセスする。 - 特許庁

Then, when bus use is permitted by BGRANT signals 62, the read access is activated by transferring an address to the slave 101 by using the A/D 50 of a system bus in the next cycle and the bus using right is released.例文帳に追加

そして、ＢＧＲＡＮＴ信号６２によってバス使用を許可されたら、次のサイクルでアドレスをシステムバスのＡ／Ｄ５０を用いてスレーブ１０１に転送することによりリードアクセスを起動し、バス使用権を手放す。 - 特許庁

The MAC hardware 1 has a frame transmitting part 10, a frame receiving part 11, an internal bus arbitration circuit 12, an address control part 13, a DMA interface 14 for external bus, a control register 15 and an internal bus 16.例文帳に追加

ＭＡＣハードウェア１は、フレーム送信部１０と、フレーム受信部１１と、内部バス調停回路１２と、アドレス制御部１３と、外部バス用ＤＭＡインターフェース１４と、制御レジスタ１５と、内部バス１６とを備える。 - 特許庁

The controller further has a second address bus for interfacing with a volatile RAM memory, a second data bus for interfacing with the volatile RAM memory, and a second controls bus for interfacing with the volatile RAM memory.例文帳に追加

コントローラは更に、揮発性ＲＡＭメモリとインターフェースをとる第２のアドレスバスと、揮発性ＲＡＭメモリとインターフェースをとる第２のデータバスと、揮発性ＲＡＭメモリとインターフェースをとる第２のコントロールバスとを有する。 - 特許庁

To allow to accurately specify which signal line is broken, even when both an address bus 3 and a data bus 4 are broken partly.例文帳に追加

アドレスバス３及びデータバス４の双方の信号線の一部が断線しているときでも何れの信号線が断線しているかを正確に特定することを可能となす。 - 特許庁

The controller further has a third address/data bus for interfacing with a nonvolatile NAND memory, and a third control bus for interfacing with the nonvolatile NAND memory.例文帳に追加

コントローラは更に、不揮発性ＮＡＮＤメモリとインターフェースをとる第３のアドレス／データバスと、不揮発性ＮＡＮＤメモリとインターフェースをとる第３のコントロールバスとを有する。 - 特許庁

A memory clear signal for instructing the reading of a memory 7 and the writing of zero data in the same address afterwards is added to a local bus 8 connecting a memory controller 2 with each bus master 4 and 5.例文帳に追加

メモリコントローラ２と各バスマスタ４，５を結ぶローカルバス８上に、メモリ７をリードしその後同アドレスに対してゼロデータをライトすることを指示するメモリクリア信号を付加する。 - 特許庁

If a read signal is inputted to a RAM 1, the data of one byte for a designated address are outputted on a data bus from the RAM 1 and are held with a bus latch 12.例文帳に追加

読み込み信号がＲＡＭ１に入力されると、ＲＡＭ１から指定アドレスの１バイトのデータがデータバスに出力され、バスラッチ１２によって保持される。 - 特許庁

The 2nd address phase generating circuit is so constituted as to perform writing operation when a write data bus is idle and a read data bus is busy and vice versa.例文帳に追加

第２アドレス・フェーズ生成回路は、書込みデータ・バスがアイドルで読取りデータ・バスがビジーであるときに書込みオペレーションを実行するように構成され、逆も同様である。 - 特許庁

At a system bus control unit 60, bus connections to the orthogonal transform memories and address sequences are updated, according to data bit widths, and data are transferred accordingly.例文帳に追加

システムバス側制御部（６０）において、これらの直交変換メモリとの間でバス接続およびアドレスシーケンスをデータビット幅に応じて更新して、順次データを転送する。 - 特許庁

The model data is read from the character ROM 70 connected with a second data bus 69 based on the storage address transmitted via a first data bus 63 by a VDP 68.例文帳に追加

ＶＤＰ６８は、第１データバス６３を介して送られてきた格納アドレスに基づいて、第２データバス６９に接続されたキャラクタＲＯＭ７０内からモデルデータを読み出す。 - 特許庁

To provide a means capable of detecting a hang-up and recovering a microcomputer system when an address bus or a data bus are occupied by something except a CPU during DMA transfer.例文帳に追加

ＤＭＡ転送中等でアドレスバスやデータバスがＣＰＵ以外で占有される場合でもハングアップを検知しシステムを復旧させることを可能とする手段を提供する。 - 特許庁

In the case of a normal operation, the address signal on the bus 3 is held by the register 12 and an instruction code on the bus 5 is held by the register 15, respectively.例文帳に追加

通常運用時には、アドレスバス３上のアドレス信号がアドレスレジスタ１２に、命令用データバス５上の命令コードが命令レジスタ１５にそれぞれ保持される。 - 特許庁

In the following time (T2), the rest of the divided data is sent out to the address bus, and the next data (D2) of the data (D1) are sent out to the data bus.例文帳に追加

その次の時間（Ｔ２）には、データ（Ｄ１）を半分に分割したものの内の残りのデータがアドレスバスに送出され、データバスには、データ（Ｄ１）の次のデータ（Ｄ２）が送出される。 - 特許庁

When the address bus in not used for the device, the image data bus is used and data are divided into respective R, G, B components, which are individually sent by three times in all.例文帳に追加

また、この装置においてアドレスバスを用いない場合には、画像データバスを用い、Ｒ，Ｇ，Ｂの各色成分ごとに３回に分けて送ることにより対応できる。 - 特許庁

After the image data are processed, the image data are outputted through an output image bus and the addresses of the image data are outputted through the address bus.例文帳に追加

画像データの処理が終了すると、出力画像バスを介して画像データが出力されるとともに、アドレスバスを介してその画像データのアドレスが出力される。 - 特許庁

A data bus control circuit 13 is provided to switch a data transmission circuit in the data bus coupled to the memory cell array on the basis of the result of the address decoder.例文帳に追加

上記アドレスデコーダのデコード結果に基づいて、上記メモリセルアレイに結合されたデータバスにおけるデータ伝達路の切り替えを可能とするデータバス制御回路（１３）を設ける。 - 特許庁

The logic device obtains, via the communication bus, a piece of data in the MDIO register specified with address information transmitted from the upper layer via the MDIO bus.例文帳に追加

ロジックデバイスは、ＭＤＩＯバスを介して上位レイヤから送信されるアドレス情報によって特定されるＭＤＩＯレジスタ内の単一のデータを、通信バスを介して取得する。 - 特許庁

To provide an LPAR environment capable of performing the I/O access of a 32 bit address mode in a server having a general-purpose IO bus represented by a PCI-Express bus.例文帳に追加

PCI-Expressバスに代表される汎用のＩＯバスを有するサーバにおいて、３２ｂｉｔアドレッシングモードのＩ／Ｏアクセスを可能とするＬＰＡＲ環境を提供する。 - 特許庁

In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.例文帳に追加

ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁

By providing a clock control circuit 18 and a bus state controller 19 for forming an external bus control signal at the same timing with external bus clock signals of each address area to be accessed, plural external bus clock signals of mutually different frequencies can be outputted.例文帳に追加

クロック制御回路（１８）と、アクセスする各アドレスエリアの外部バスクロック信号にタイミングを合わせて外部バス制御信号を形成するためのバスステートコントローラ（１９）とを設けることで、互いに周波数が異なる複数の外部バスクロック信号の出力を可能にする。 - 特許庁

To accurately detect crosstalk and garbled data under the influence of noise by using an address and data created by random numbers in verification of address, data bus and system bus in a semiconductor storage device and an electronic device comprising the semiconductor storage device.例文帳に追加

半導体記憶装置及び半導体記憶装置を有する電子機器のアドレス、データバス、システムバスの検証に乱数で作成したアドレス、データを使用することで、クロストーク、ノイズの影響によるデータ化けを精度よく検出する。 - 特許庁

When a bus reset occurs in the data transfer controller of an IEEE 1394 standard, the first address of transfer data by an ORB before the bus reset is compared with the first address of transfer data by the ORB after the bus reset, the first addresses are the same, data transfer is restarted by continuing from the point of time when the bus reset takes place to prevent a printer from performing double printing.例文帳に追加

ＩＥＥＥ１３９４規格のデータ転送制御装置においてバスリセットが発生した場合に、バスリセット前のＯＲＢによる転送データの先頭アドレスとバスリセット後のＯＲＢによる転送データの先頭アドレスを比較し、同一の場合にバスリセット発生時点の続きからデータ転送を再開して、プリンタの二重印刷を防止する。 - 特許庁

An automatic address specifying circuit 512 is connected to each of the plurality of autochanger modules 452 to 470, and an intrinsic bus address is automatically provided to each of the plurality of autochanger modules 452 to 470.例文帳に追加

自動アドレス指定回路512が、複数のオートチェンジャモジュール452-470の各々に接続されて、この複数のオートチェンジャモジュール452-470の各々に、固有のバスアドレスを自動的に与える。 - 特許庁

A group of registers 123 write the signal values of the 1st bit A0 the 8th bit A7 of the address bus 140 to the resistor corresponding to the address when the enable signal EB is 'effective'.例文帳に追加

レジスタ群１２３は、イネーブル信号EBが‘有効’のときに、アドレスバス１４０の第１ビットＡ0 〜第８ビットＡ7 の信号値を、上記アドレスに対応するレジスタに書き込む。 - 特許庁

When a terminal 23 makes an inquiry to a database 15 about the address information of a communication network function part 25, the database 15 notifies the terminal 23 about the address of a service bus 13.例文帳に追加

端末２３が、通信ネットワーク機能部２５のアドレス情報をデータベース１５に問い合わせると、データベース１５は、端末２３に対してサービスバス１３のアドレスを通知する。 - 特許庁

In addition, the address is specified for the image memory 2 and the pixel data which is stored in the address is outputted to the image processing part 4 via the data bus 3 by the memory control part 1.例文帳に追加

また、メモリ制御部１は、画像メモリ２に対してアドレスを指定し、そのアドレスに記憶されている画素データをデータバス３を介して画像処理部４に出力させる。 - 特許庁

Concerning this timing setting system, the address range of a bus repeater 1 is arbitrarily set according to a software instruction from a processor (CPU) 4 and performs independent timing setting within the set address range.例文帳に追加

プロセッサ（CPU）４からのソフトウエア命令にて、バス中継器１におけるアドレス範囲の設定を任意に行い、設定したアドレス範囲の独立したタイミング設定を行う。 - 特許庁

The bus slave 20a is provided with a selector 23 for supplying a stop address SAD to an address decoder 27 according to the access invalid signal AI from the access invalid signal AI.例文帳に追加

バススレーブ２０ａは、アクセス無効信号ＡＩからのアクセス無効信号ＡＩに応じて停止アドレスＳＡＤをアドレスデコーダ２７に供給するセレクタ２３を備える。 - 特許庁

An address capture register ADDCREG is controlled by the signal RWAIS and stores a current CPU command address via an address bus of a microcontroller every time an RWAIS interrupt occurs.例文帳に追加

無効ポインタ又はアドレス値の場合におけるデータの書込みは、時間の異なる周期に対して書込み可能信号を可能又は不可能にさせるレジスタ書込みアクセス論理用小さな追加ハードウェアによって、回避されうる。 - 特許庁

An address decoder generation part 125 generates a circuit which interprets the address inputted from the bus side and a control signal at readout/write time and outputs a readout or write enable signal to the resource corresponding to the address.例文帳に追加

アドレスデコーダ生成部１２５は、バス側から入力されるアドレスと、読み出し・書き込み時の制御信号を解釈し、アドレス対応のリソースに読み出し又は書き込みのイネーブル信号を出力する回路を生成する。 - 特許庁

At the same time, the address A of the operating system CPU 11 is transmitted from a buffer 61 through a post- relay buffer memory address bus 122 and a buffer 71 and a tracking transmission path 200, and inputted from a buffer 72 to an address conversion memory 42.例文帳に追加

同時に、稼働系ＣＰＵ１１のアドレスＡは、バッファ６１から中継後バッファメモリアドレスバス１２２、バッファ７１、トラッキング伝送路２００を介してバッファ７２からアドレス変換メモリ４２に入力される。 - 特許庁

The shared memory interface 4 includes a data insurance table 14 for storing the specific address of the shared memory 3, and when the address designated from the main bus B1 or the internal bus B2 is stored in the data insurance table 14, regions corresponding to the specific number of addresses are obtained as regions corresponding to the group data by using the designated address as a leading address.例文帳に追加

共有メモリインターフェイス４は、共有メモリ３の特定のアドレスを格納したデータ保証テーブル１４を有し、メインバスＢ１あるいは内部バスＢ２から指定したアドレスがデータ保証テーブル１４に格納されていると、当該アドレスを先頭アドレスとして規定個数のアドレスに対応する領域がグループデータに対応する領域になる。 - 特許庁

The COM driver 220 determines the device address of a COM port I/O slot to be used for the UART, sends a prescribed pattern to an ISA bus in order to express the arrival of the device address and supplies a value expressing a device address not to be used for the UART to set up the device address of a non-standard device on the ISA bus.例文帳に追加

ＣＯＭドライバは、更に、ＵＡＲＴによって使用されるＣＯＭポートＩ／Ｏスロットの装置アドレスを決定し、装置アドレスがくることを表わすためにＩＳＡバス上に所定のパターンを送り、次いでＵＡＲＴによって使用されない装置アドレスを表わす値を送給することにより、ＩＳＡバス上での非標準装置の装置アドレスを設定する。 - 特許庁

An observation object address data and an observation object bit data are memorized respectively in an observation object address data storage part 23 and an observation object bit data storage part 24 as serial signals SER during a reset time of the CPU, and when the observation object address data agree with data on an address bus ADRB, the data on a data bus DATB are memorized in a register part 28.例文帳に追加

ＣＰＵのリセット中にシリアル信号ＳＥＲとして観測対象アドレスデータ及び観測対象ビットデータを観測対象アドレスデータ記憶部２３及び観測対象ビットデータ記憶部２４にそれぞれ記憶させ、観測対象アドレスデータとアドレスバスＡＤＲＢ上のデータが一致したときに、データバスＤＡＴＢ上のデータをレジスタ部２８に記憶させる。 - 特許庁

Wave-pipelining is implemented for an address bus coupled to a plurality of memory components.例文帳に追加

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。 - 特許庁

It is possible to test a plurality of the memories in parallel by supplying the test address information from the common test bus to a plurality of the memories in parallel.例文帳に追加

複数のメモリに共通テストバスから並列にテストアドレス情報を供給して並列テスト可能になる。 - 特許庁

To achieve a system memory control device for connecting a control signal and an address signal through a common bus.例文帳に追加

制御信号およびアドレス信号を共通バスを介して接続することができるシステムメモリ制御装置を実現する。 - 特許庁

A host circuit 4 transmits a register reset signal for communication to a bus 7 prior to the transmission of an address signal.例文帳に追加

ホスト回路４が、アドレス信号の送出に先行して、通信用レジスタリセット信号をバス７に送出するようにした。 - 特許庁

The memory module 200 includes a plurality of memory devices coupled to a memory controller 100 via the same command/address bus.例文帳に追加

メモリモジュール２００は、同一な命令／アドレスバスを経て、メモリコントローラ１００に結合された複数のメモリ装置を具備する。 - 特許庁

A wave-pipelining is implemented for an address bus coupled to a plurality of memory components.例文帳に追加

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。 - 特許庁

When checking the connection condition for the address bus, the address is assigned to write a predetermined data, to the device 5, the data of the address is read out thereafter, and it is checked whether the actually read-out data is different from the data assigned when writing the data to the assigned address.例文帳に追加

また、データバスの接続状態をチェックする場合に、デバイス５に対して、アドレスを指定して予め決められたデータを書き込んだ後、該アドレスのデータを読み出し、実際に読み出されたデータが、当該アドレスへの書き込み時に指示したデータと異なるか否かを調べる。 - 特許庁

When a signal RFSH of a CPU 10 is turned into an 'L', bus drivers 16 and 23 are controlled by a control signal prepared by a control signal control circuit 21 based on this signal, and a data output circuit 20f is connected to an address bus AB, a control sub-bus SB and a control bus CB.例文帳に追加

ＣＰＵ１０の信号ＲＦＳＨ＼が「Ｌ」となると、この信号等に基づいてコントロール信号制御回路２１で作成される制御信号によりバスドライバ１６，２３を制御し、データ出力回路２０ｆとアドレスバスＡＢおよびコントロールサブバスＳＢとコントロールバスＣＢとを接続する。 - 特許庁