「Address Bus」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The data processor is provided with an external user memory 1, an internal user memory 2, a CPU 4, a data bus 5, an address bus 6 to be required for data access to the external user memory 1, the internal user memory 2 and the CPU 4, a data port 7 and an address port 8 to be required for access to the external user memory 1.例文帳に追加

外部ユーザーメモリ１と内部ユーザメモリ２と、ＣＰＵ４と、外部ユーザーメモリ１及び内部ユーザーメモリ２とＣＰＵ４とのデータアクセスに必要なデータバス５およびアドレスバス６と、外部ユーザーメモリ１とのアクセスに必要なデータポート７とアドレスポート８とを備える。 - 特許庁

Then the timing control part 13 is started immediately if a bus use permission signal BEN is "1" or as soon as it becomes "1" if it is "0"; the content of the address set in the address register 11 is read from the RAM 5 or the peripheral module 4 via a system bus 5.例文帳に追加

このとき、バス使用許可信号ＢＥＮが“１”であれば直ちに、“０”であれば“１”になった時点で、タイミング制御部１３が起動され、アドレスレジスタ１１にセットされたアドレスの内容が、ＲＡＭ５または周辺モジュール４から、システムバス５を介して読み出される。 - 特許庁

At the time of receiving instruction to repeat doplex writing from the 2nd controller 40#i, the 4th controller 44#i receives the address and data of the MM on the 2nd bus 32#i and instructes the other duplicated 4th controller 44#i to request write on the 2nd bus 32#i based on the address and data of the MM.例文帳に追加

第４コントローラは、第２コントローラから二重化書き込みの中継の指示があると、第２バス上のＭＭのアドレス及びデータを受信して、二重化された他方の第４コントローラに該アドレス及びデータに基づいて、第２バス上にライト要求の指示をする。 - 特許庁

The plasma display panel comprises partitions formed on a rear substrate in parallel with address electrodes and sub-partitions formed on the rear substrate in parallel with bus electrodes, to separate a discharge space located by an address electrode and a bus electrode from other discharge spaces.例文帳に追加

アドレス電極と平行方向に背面板に形成される隔壁と、バス電極と平行方向に背面板に形成される補助隔壁とを有し、アドレス電極とバス電極によって特定される放電空間を他の放電空間から分離するプラズマディスプレイパネル。 - 特許庁

Circuit boards including CPU or other devices and/or distributed memory, data input/output buffers, queues including request tag queues, coherent input queues ('CIQ'), and address controller implementing address bus arbitration are plugged into one or more split transaction snooping bus systems.例文帳に追加

ＣＰＵまたはその他の装置および／または分散メモリ、データ入出力バッファ、要求タグ・キューを含むキュー、コヒーレント入力キュー（"CIQ"）、およびアドレス・バス調停を実施するアドレス・コントローラを含む回路基板を、１系統以上の分割トランザクション・スヌーピング・バス・システムに差し込む。 - 特許庁

In a universal serial bus data monitoring method for monitoring data on a universal serial bus, a decision based on an address, an endpoint value and a packet ID value in the data on the universal serial bus is made, and only when the data on the universal serial bus are recording object data, the data are recorded on a memory.例文帳に追加

ユニバーサルシリアルバス上のデータをモニタするユニバーサルシリアルバスデータモニタ方法において、前記ユニバーサルシリアルバス上のデータにおけるアドレスおよびエンドポイント値、およびパケットＩＤ値に基づく判定を行い、前記ユニバーサルシリアルバス上のデータが記録対象データである場合のみ、前記データをメモリに記録するＵＳＢデータモニタ方法。 - 特許庁

A memory controller for controlling a plurality of memories which time-share an address and data expresses addresses of a data bus width not less than that of a first memory by the data bus bit of a second memory, expresses addresses of a data bus width not less than that of the second memory by the data bus bit of the first memory, and concurrently accesses the plurality of memories.例文帳に追加

アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置は、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、第２のメモリのデータバス幅以上のアドレスを第１のメモリのデータバスビットで表現して、複数のメモリに同時アクセスする。 - 特許庁

A second code analyzer compresses and encodes a history of multi-bit data appearing in a data bus or an address bus of a second microprocessor in the same procedure as that in the first code analyzer.例文帳に追加

第２の符号解析器は、第２のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第１の符号解析器における手順と同一手順により圧縮して符号化する。 - 特許庁

To solve a problem wherein when terminal attachment ends of a gas meter are increased and the terminals are connected by a bus distribution, the gas meter and the terminals connected to the bus do not operate normally if the address of each terminal becomes abnormal.例文帳に追加

ガスメータの端末接続端子が増加し、端末をバス配線により接続した場合に各端末のアドレスが異常になるとバスに接続されたガスメータや端末が正常に動作しなくなる。 - 特許庁

To provide an IIC bus control system capable of normally controlling each device without generating an access failure even in the connection of a device having the same slave address to an IIC bus line.例文帳に追加

ＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが接続された場合においても、アクセス不具合が発生することなく、各デバイスを正常に制御できるＩＩＣバス制御システムを提供する。 - 特許庁

A first non-volatile memory (MLC-NAND memory) 102 and a second non-volatile memory element (SLC-NAND memory) 103 whose characteristics are different are connected to a common data bus and an address bus.例文帳に追加

共通のデータバス及びアドレスバスに、特性の異なる第１の不揮発メモリ（ＭＬＣ−ＮＡＮＤメモリ）１０２と第２の不揮発性メモリ素子（ＳＬＣ−ＮＡＮＤメモし）１０３が接続されている。 - 特許庁

When the ASIC 3M relays data transfer between the CPU 2 and the ASIC 3S, an address bus terminal and a data bus terminal not required by the ASIC 3S are used as I/O ports.例文帳に追加

ＡＳＩＣ３ＭがＣＰＵ２とＡＳＩＣ３Ｓとのデータ転送の中継を行うことにより、ＡＳＩＣ３Ｓにおいて不要となったアドレスバス端子及びデータバス端子をＩ／Ｏポートとして使用する。 - 特許庁

Since the protocol stack is generated by the hardware, a broadband data bus and a broadband address bus can be used and as a result, the throughput from the large-scale memory array is performed at higher speed.例文帳に追加

プロトコルスタックをハードウェアで生成するので、広域データバスと広域アドレスバスを使用することができ、その結果、大規模メモリアレイからのスループットをより高速で行えるようにすることができる。 - 特許庁

To obtain a test circuit for a one-chip microcomputer which outputs state changes in microcomputer peripheral functions to be tested to the outside of the microcomputer through an output terminal for test without using an address bus and a data bus.例文帳に追加

テスト対象となるマイコン周辺機能の状態変化に対しては、アドレスバス、データバスを利用することなく、テスト用出力端子を通じてマイコンの外部に出力するワンチップマイコンのテスト回路を得る。 - 特許庁

To provide a memory check device capable of reducing a time required for a memory check by a CPU, and certainly detecting a fault in an address bus or a data bus, a fault by memory installation or the like.例文帳に追加

ＣＰＵによるメモリチェックに要する時間を短縮するとともに、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置を提供する。 - 特許庁

Whether or not the address is output is determined every time the head of the first period is detected, and if the address is not output, an address in a slave device is output to the downstream side bus during a second period shorter than the first period.例文帳に追加

第１の期間の先頭を検出するたびに、アドレスの出力の有無を判定し、アドレスの出力がない場合に、第１の期間よりも短い第２の期間内に、スレーブ装置における書き込み先のアドレスを下流側のバスに出力する。 - 特許庁

An address conversion table generator 13 is connected to a system bus 15, and is accessed by a CPU 11 when TLB mistakes occur.例文帳に追加

アドレス変換テーブル生成器１３は、システム・バス１５に接続されており、ＴＬＢミス発生時に、ＣＰＵ１１によってアクセスされる。 - 特許庁

To provide a communication system capable of speedily comparing an IPv6 address even in a 16-bit bus system, and to provide a transfer processing method.例文帳に追加

１６ビットバスのシステムにおいてもＩＰｖ６アドレスの高速比較が可能となる通信システムおよび転送処理方法を提供する。 - 特許庁

The temporary storage part 24 temporarily stores a first address and first write data outputted from a first CPU 3 through the first bus 11.例文帳に追加

一時記憶部２４は、第１ＣＰＵ３が第１バス１１を介して出力した第１アドレスと第１書き込みデータとを一時記憶する。 - 特許庁

METHOD, COMPUTER PROGRAM, AND APPARATUS FOR CREATION AND MANAGEMENT OF ROUTING TABLE FOR PCI BUS ADDRESS BASED ROUTING WITH INTEGRATED DID例文帳に追加

組み込みＤＩＤによるＰＣＩバス・アドレス・ベースのルーティング用ルーティング・テーブルを作成し、管理する方法、コンピュータ・プログラムおよび装置 - 特許庁

An address conversion part 121 in a bus controller 12 is utilized for correcting a trouble of an operating system(OS) stored in a ROM 13.例文帳に追加

バスコントローラ１２のアドレス変換部１２１は、ＲＯＭ１３に格納されたオペレーティングシステムの不具合の修正のために利用される。 - 特許庁

As a method of distribution, an IIC bus address allocated to each device is recognized, thereby detecting the number of tuners.例文帳に追加

振り分ける方法として、各デバイスに割り当てているＩＩＣバスアドレスを認識することで、チューナーの個数を検出することが出来る。 - 特許庁

A data transfer address space identification section 4 inputs address information outputted to the CPU control bus from the CPU 1, recognizes the data transfer access based on this address information, gives data output instruction to the memory 2, and also gives control instruction to invalidate data output from the CPU 1 to a CPU data bus disable control section 5, and invalidates the data outputted to the CPU control bus from the CPU 1.例文帳に追加

データ転送アドレス空間識別部４は、ＣＰＵ１からＣＰＵ制御バスに出力されるアドレス情報を入力し、該アドレス情報を基に前述のデータ転送アクセスを認識し、メモリ２に対してデータ出力指示を行い、且つ、ＣＰＵデータバスディセーブル制御部５に対して、ＣＰＵ１からのデータ出力を無効化する制御指示を行い、ＣＰＵ１からＣＰＵ制御バスに出力されるデータを無効化する。 - 特許庁

To provide an automated technology in order to automatically decide system configuration information and to assign an address on a common bus.例文帳に追加

システムコンフィグレーション情報を自動的に決定しかつ共通バス上のアドレスを割当てるための自動化された技法を提供する。 - 特許庁

The television image receiver 1 inquires an address on the AV link 11 of the video cassette recorder 2 through the 1394 fast serial bus 21.例文帳に追加

テレビジョン受像機１は、ビデオカセットレコーダ２に対して１３９４高速シリアルバス２１を介してAVリンク１１上のアドレスを問い合わせる。 - 特許庁

The PCNS controller 32 receives the control signals, stores them in the set address and outputs them to a PCNS bus 30.例文帳に追加

ＰＣＮＳ制御装置３２は、その制御信号を受信し、設定されたアドレスに記憶するとともに、ＰＣＮＳバス３０に出力する。 - 特許庁

In the pre-charge state of the SDRAM 7, 16 bit data (the address 0 data) on the data bus are written to a flash ROM 8.例文帳に追加

また、このＳＤＲＡＭ７のプリチャージ状態のときに、データバス上にある１６ｂｉｔのデータ（アドレス０データ）をフラッシュＲＯＭ８に書き込む。 - 特許庁

To accurately determine a reset vector address after reset, unnecessitating addition pin, nonvolatile storing position or data bus sampling.例文帳に追加

追加ピン，不揮発性格納位置またはデータ・バスサンプリングを必要とせずに、リセットから抜けたときにリセット・ベクトルのアドレスを正確に決定する。 - 特許庁

As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.例文帳に追加

データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁

In the microcomputer 100, a bus control part 103, equipped with a data input/output control part 112, inputs and outputs an address value to and from an external address bus 107 according to a control signal 106 from a CPU core 102, inputs and outputs data to and from an external data bus 108, and outputs a write signal MWR109 to an external memory.例文帳に追加

バス制御部１０３では、データ入出力制御部１１２を備え、ＣＰＵコア１０２からの制御信号１０６に基づき、外部アドレスバス１０７にアドレス値を入出力し、外部データバス１０８にデータを入出力し、また、図示していない外部メモリへ、書き込み信号ＭＷＲ１０９を出力する処理を行う。 - 特許庁

A bus start signal DSEL from a bus A and an access mode switching signal QUICK from an address comparator circuit 112 are inputted to a control circuit 111, and an address transfer request signal ADR-OUT, an ADB data output request signal ADB-OE and a BD data output request BD-OE are outputted to a bus Mux.例文帳に追加

制御回路１１１は，バスＡからバス起動信号ＤＳＥＬ，アドレス比較回路１１２からアクセスモード切替信号ＱＵＩＣＫが入力され，バスＭｕｘに対してアドレス転送要求信号ＡＤＲ＿ＯＵＴ，ＡＤＢデータ出力要求信号ＡＤＢ＿ＯＥ，およびＢＤデータ出力要求信号ＢＤ＿ＯＥを出力する。 - 特許庁

In the case of executing a retrial cycle, an address, a byte enable signal and a command of a 1st read cycle started by a master device 1 are stored in an address/byte enable/command regitster 53 through a PCI interface 51 and data from a local bus device 9 are transferred to the master device 1 through a local bus interface 58, a data regiter 52 and a PCI bus interface 51.例文帳に追加

リトライサイクルを行う場合、マスタデバイス１により起動された第１のリードサイクルのアドレス、バイトイネーブル、コマンドは、ＰＣＩインタフェース５１を介してアドレス／バイトイネーブル／コマンドレジスタ５３に格納され、ローカルバスデバイス９からのデータは、ローカルバスインタフェース５８と、データレジスタ５２と、ＰＣＩバスインタフェース５１とを介してマスタデバイス１に転送される。 - 特許庁

When a program write mode selection signal 111 received from a terminal interface 16 is activated and a write/read switching signal 112 is set up to 'write', a bus control circuit 11 stops a CPU 12 and releases a data bus 102 and an address bus 103.例文帳に追加

ターミナル・インターフェース１６からのプログラム書き込みモード選択信号１１１をアクティブにし、書き込み／読み出し切り替え信号１１２を書き込みにすると、バス・コントロール回路１１は、ＣＰＵ１２を停止させると共に、データ・バス１０２とアドレス・バス１０３を開放させる。 - 特許庁

When the mapper receives a request to access a data value, on the basis of one of a plurality of mapping maintained by the mapper, the mapper translates a bus address contained in the request to a memory unit address.例文帳に追加

マッパーが、データ値にアクセスする要求を受け取ると、マッパーは、マッパーによって維持されている複数のマッピングのうちの１つに基づいて、要求に含まれているバス・アドレスをメモリ・ユニット・アドレスに変換する。 - 特許庁

To provide an encoder device for easily setting the encoder address of a plurality of encoder devices connected to a bus as an arbitrary encoder address, and provide a robot system using this encoder device.例文帳に追加

バス接続された複数のエンコーダ装置のエンコーダアドレスを任意のエンコーダアドレスに容易に設定することが可能なエンコーダ装置、および、このエンコーダ装置を使用したロボットシステムを提供すること。 - 特許庁

Subsequently, when the CPU 2 starts access to the ROM 4, the selector 10 is switched so that the address on the address bus 6 is fed to the ROM 4 while the output buffer 11 is turned on.例文帳に追加

その後、ＣＰＵ２がＲＯＭ４へのアクセスを開始すると、アドレスバス６上のアドレスがＲＯＭ４に供給されるようにセレクタ１０を切り替えると共に、出力バッファ１１をオンにする。 - 特許庁

Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加

各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁

When high-order and low-order comparators 72, 73, and 74 of the data extraction device detect a preset address signal from an address bus 40 of a main CPU 51, a data signal outputted to a data bus 41 of the main CPU 51 is stored in a high-order and a low-order data latches 77 and 76.例文帳に追加

本発明のデータ抽出装置によれば、上位及び下位コンパレータ７２，７３，７４が、メインＣＰＵ５１のアドレスバス４０から予め設定したアドレス信号を検知すると、メインＣＰＵ５１のデータバス４１に出力しているデータ信号が、上位及び下位データラッチ７７，７６に記憶される。 - 特許庁

The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.例文帳に追加

各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁

When an address by which a memory 2 is accessed is inputted, a high level clock select signal S is outputted from an address decoder 11, and a frequency divider 12 is stopped, and a clock signal CK is supplied from a clock selector 13 to a bus control state machine 14 as a bus clock BCK so that the memory 2 can be controlled.例文帳に追加

メモリ２がアクセスされるアドレスが入力されるとアドレスデコーダ１１からハイレベルのクロックセレクト信号Ｓが出力され、分周器１２が停止し、クロックセレクタ１３からクロック信号ＣＫがバスクロックＢＣＫとしてバス制御ステートマシン１４に供給され、メモリ２が制御される。 - 特許庁

The bridge circuit 10 determines whether the address included in the transaction transferred through the first PCI bus 5 belongs to a specified address range, and controls the transaction, when it belongs to the specified range, not to be transmitted to the second PCI bus 9.例文帳に追加

ブリッジ回路１０は、第１のＰＣＩバス５を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第２のＰＣＩバス９に送出されないように制御する。 - 特許庁

When receiving notification of the obstacle generation, an obstacle detection device 105 retrieves and specifies the active-system processing device wherein the obstacle is generated by using an obstacle recognition bus 107, acquires address information, and transmits the acquired address information to an interruption control bus 108.例文帳に追加

障害検出装置１０５が、障害発生の通知があると、障害認識バス１０７を用いて障害が発生した現用系処理装置を検索して特定し、アドレス情報を取得し、その取得したアドレス情報を遮断用制御バス１０８に送出する。 - 特許庁

The bus controller 20 has an address comparing part 21 for comparing the memory access address with the address for replacement control from the trace memory, and a replacement processing part 24 for replacing the instruction code or data read from the external memory with another instruction code or data when a comparison result by the address comparing part satisfies a prescribed condition.例文帳に追加

バスコントローラ２０は、メモリアクセスアドレスとトレースメモリからの置換制御用アドレスとを比較するアドレス比較部２１と、外部メモリから読み出された命令コードまたはデータについて、アドレス比較部による比較結果が所定の条件を満たす場合は、別の命令コードまたはデータに置き換える置換処理部２４を有する。 - 特許庁

When checking the connection condition for an address bus, a plurality of addresses is assigned in order to write data different in every address, to the device 5, the data of the first assigned address is read out thereafter, and it is checked whether the actually read-out data is different from the data assigned when writing the data to the first assigned address.例文帳に追加

そして、アドレスバスの接続状態をチェックする場合に、デバイス５に対して、複数のアドレスを順次に指定して該アドレス毎に異なるデータを書き込んだ後、最初に指定したアドレスのデータを読み出し、実際に読み出されたデータが、最初に指定したアドレスへのデータ書き込み時に指示したデータと異なるか否かを調べる。 - 特許庁

The input/output decoder 130 receives the input from a microprocessor address bus.例文帳に追加

上記マイクロプロセッサ・システムは、プログラムの制御の下で、出力ストリームを発生するために、入力ストリーム上で交換機能およびプロトコル変換機能を行う。 - 特許庁