「BIPHASE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In this case, the output signals of the two biphase adjustment circuits (10) become the input signals of the biphase adjustment circuit (10) of the next stage.例文帳に追加

ここで、二つの二位相調整回路（１０）の出力信号は、次段の二位相調整回路（１０）の入力信号となる。 - 特許庁

An ADIP generated by an ADIP generation part 41 is multiplied by a corresponding code system by a multiplication part 42, applied to first biphase modulation by a biphase modulation part 43, applied to second biphase modulation by a biphase modulation part 44, applied to frequency modulation by a frequency modulation part 45 and becomes a wobble signal.例文帳に追加

ADIP生成部４１により生成されたADIPは、乗積部４２により、対応する符号系列で乗積され、バイフェーズ変調部４３により、第１のバイフェーズ変調が施され、バイフェーズ変調部４４により、第２のバイフェーズ変調が施され、周波数変調部４５により、周波数変調されて、ウォブル信号となる。 - 特許庁

This circuit consists of a biphase decoding circuit 1 and an error detection circuit 5.例文帳に追加

バイフェーズ復号化回路１およびエラー検出回路５により構成される。 - 特許庁

Pit information of 7-byte address data ID (ID information) are biphase-modulated.例文帳に追加

アドレスデータＩＤ（ＩＤ情報）７バイトのビット情報はバイフェーズ変調される。 - 特許庁

In the case of reproduction, a biphase modulator 106 modulates the data stored in the memory and the audio signal that is biphase-mark-modulated is outputted from an output terminal 108.例文帳に追加

再生時には、メモリに格納されたデータがバイフェーズ変調器１０６で変調され、バイフェーズマーク変調された音声信号が出力端子１０８から出力される。 - 特許庁

A biphase modulation circuit 15 outputs serial data comprising the serial audio data and auxiliary information after applying biphase modulation based on the clock outputted from the clock generator 13.例文帳に追加

クロック発生器１３から出力されたクロックに基づいて、バイフェーズ変調回路１５はシリアルオーディオデータや補助情報からなるシリアルデータをバイフェーズ変調して出力する。 - 特許庁

The phase adjustment circuit is provided with first - n-th biphase adjustment circuits (10).例文帳に追加

位相調整回路は、第１から第ｎの二位相調整回路（１０）を備えている。 - 特許庁

To provide a signal waveform shaping circuit that absorbs fluctuations in a width of a biphase coding signal of a double flow system.例文帳に追加

複流形式のバイフェーズ符号信号の信号幅の変動を吸収する。 - 特許庁

A decoding section decodes the biphase modulation signal into binary data and a display device 11 displays the data.例文帳に追加

復号部はバイフェーズ変調信号をバイナリーデータに復号化し、これを表示器１１により表示する。 - 特許庁

The biphase modulation signal is a space acoustic signal and the command is delivered to a specific person without interference with other device by setting a carrier of the biphase modulation signal to a band at the outside of an audible band.例文帳に追加

バイフェーズ変調信号は空間音響信号であり、且つこのバイフェーズ変調信号のキャリアを可聴域外に設定することにより、指令を特定の人に他の機器との干渉なしに伝達することができる。 - 特許庁

To provide a biphase data error detection circuit which enables a receiving side to detect a data error without attaching an error code such as a parity bit to transmission data and which improves transmission efficiency in biphase data transmission.例文帳に追加

バイフェーズデータ伝送において、パリティビット等の誤り符号を送信データに付加することなく受信側でデータエラー検出を可能にする伝送効率の改善されたバイフェーズデータエラー検出回路を提供する。 - 特許庁

METHOD FOR SAMPLING BIPHASE-ENCODED DIGITAL SIGNAL BY RECEIVING MEANS AND USAGE OF THE SAME METHOD例文帳に追加

バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 - 特許庁

To provide a biphase signal decoding apparatus with simple configuration without the need for an analog circuit and a signal decoding method.例文帳に追加

アナログ回路を必要とせず、構成の簡単なバイフェーズ信号デコード装置及び信号デコード方法を提供する。 - 特許庁

The modulator includes one or more biphase modulators coupled to one or more QPSK modulators.例文帳に追加

該変調器は、１またはそれ以上のＱＰＳＫ変調器に接続された１またはそれ以上の二相変調器を含む。 - 特許庁

To ensure proper demodulation operation by generating a stable system clock against phase switching operation of a biphase signal.例文帳に追加

バイフェーズ信号のフェーズ切り替え動作に抗して安定的なシステムクロックを生成し、適正な復調動作を確保する。 - 特許庁

Thus the rules of the biphase modulation are observed and a reference clock in correct timing is obtained by correcting damages.例文帳に追加

これによって、バイフェーズ変調の規則が守られたことになり、ダメージを修正して、正しいタイミングのリファレンスクロックが得られる。 - 特許庁

To provide a clock signal generating circuit that can regulate fluctuations in biphase clock signals for a non-overlap period caused by dispersion in products.例文帳に追加

製品ばらつきによる２相のクロック信号のノンオーバーラップ期間の変動を調節できるクロック信号生成回路を提供する。 - 特許庁

After an offset voltage (eccentric value) is gradually applied to a tracking error signal to record data while shifting tracking, the recording area is reproduced, and the jitter value (read state of address information) of biphase data generated from a reproducing RF signal is detected by a biphase jitter detection circuit 20.例文帳に追加

トラッキングエラー信号にオフセット電圧（偏位値）を徐々に与えてトラッキングをずらしながらデータを記録した後、その記録領域を再生し、再生ＲＦ信号から生成したバイフェーズデータのジッター値（アドレス情報の読み取り状態）をバイフェーズジッター検出回路２０で検出する。 - 特許庁

A preamble detection circuit 103 detects a preamble in 8 bits and converts the preamble into a 2-bit preamble code from an audio signal that is biphase-modulated.例文帳に追加

バイフェーズ変調された音声信号から、プリアンブル検出回路１０３で８ビットのプリアンブルを検出して２ビットのプリアンブルコードに変換する。 - 特許庁

To provide a clock signal processing circuit, capable of obtaining a synchronous clock necessary for transferring biphase modulation data to an external apparatus, using a simple configuration.例文帳に追加

バイフェーズ変調データを外部機器に転送する際に必要な同期クロックを容易な構成で取得することのできるクロック信号処理回路を提供する。 - 特許庁

Then, on the basis of the offset voltage value (tracking shift amount) applied to the tracking error signal and the detected jitter value of the biphase data, a CPU 14 obtains an offset voltage value in which the jitter value of the biphase data becomes minimum as a tracking shifting amount in which a data reading state becomes best, and records it in a memory 15.例文帳に追加

そして、ＣＰＵ１４が、トラッキングエラー信号に与えたオフセット電圧値（トラッキングのずれ量）と検出したバイフェーズデータのジッター値を基に、データの読み取り状態が最良となるトラッキングのずれ量としてバイフェーズデータのジッター値が最小となるオフセット電圧値を求めてメモリ１５に記録する。 - 特許庁

The sound picked up by a microphone is transduced into an electroacoustic signal and a band pass filter extracts a biphase modulation signal from the electroacoustic signal.例文帳に追加

マイクロフォンにより捕らえられた音声は電気音声信号に変換され、更にバンドパスフィルタにより前記電気音声信号からバイフェーズ変調信号が抽出される。 - 特許庁

To solve a problem that a digital signal detection circuit at a receiver side is made complicated in the case that a transmission side apparatus connected to a network system outputs a biphase modulation digital signal.例文帳に追加

ネットワークシステムに接続された送信側機器がバイフェーズ変調のデジタル信号を出力する場合、受信側でのデジタル信号の検出回路が複雑になる。 - 特許庁

According to the results of synchronous detection by a synchronous detecting circuit 200, a biphase rule checking by a biphase rule check circuit 201, and CRC error checks by a CRC1 circuit 202 and a CRC2 circuit 203, address detection is carried out under freely combined set conditions and according to the result of the error checks, an address value is selected and displayed.例文帳に追加

同期検出回路２００による同期検出、バイフェーズルールチェック回路２０１によるバイフェーズルールチェック、ＣＲＣ１回路２０２およびＣＲＣ２回路２０３によるＣＲＣエラーチェックの結果に応じて、自由に組合された設定条件に従ってアドレス検出を実行するとともに、エラーチェックの結果に応じてアドレス値を選択し、表示する。 - 特許庁

To provide a biphase mark reproducing device and an optical disk device in which an error rate of frequency demodulation data obtained from a Wobble signal is reduced to improve ATIP demodulating capability.例文帳に追加

Ｗｏｂｂｌｅ信号から得られるＦＭ復調データの誤り率を軽減し、ＡＴＩＰ復調能力を向上させるバイフェーズマーク再生装置及び光ディスク装置を提供する。 - 特許庁

For two video signal lines 11 and 12 transferring video signals DAT1 and DAT 2 made biphase, a data signal line group is formed which consists of two successively connected data signal line SL.例文帳に追加

２相化された映像信号ＤＡＴ１、ＤＡＴ２を転送する２本の映像信号線１１、１２には、２本連続して接続されたデータ信号線ＳＬからなるデータ信号線群が形成される。 - 特許庁

The quadrature demodulator 32 multiplies a digital value sequence S' with biphase local signals L1, L2 from a local signal generator 31, respectively, to extract baseband signals I', Q' on the basis of a result of the multiplication.例文帳に追加

直交変調器３２は、デジタル値列Ｓ′とローカル信号発生器３１からの２相のローカル信号Ｌ１、Ｌ２とをそれぞれ乗算し、その乗算結果からベースバンド信号Ｉ′、Ｑ′を抽出する。 - 特許庁

The circuit 1 includes an edge detection circuit 2 to which received biphase data are inputted, a data latch circuit 4 and a clock extraction circuit 3 for receiving an output of the circuit 2 and generating a serial clock.例文帳に追加

バイフェーズ復号化回路１は、受信バイフェーズデータが入力されるエッジ検出回路２、データラッチ回路４およびエッジ検出回路２の出力を受けてシリアルクロックを生成するクロック抽出回路３を含んでいる。 - 特許庁

To provide a highly reliable clock signal generation apparatus capable of surely generating a biphase clock signal which absorbs temperature characteristics, power supply voltage characteristics and individual variation and has an optimal non-overlap time.例文帳に追加

本発明は、温度特性、電源電圧特性、個体バラツキを吸収し、最適なノンオーバーラップ時間を有する２相クロック信号を確実に生成できる信頼性の高いクロック信号生成装置を提供することを目的とする。 - 特許庁

A coder converts the binary data into a biphase signal, which is fed to an amplifier via a variable resistor 3, where the signal is superimposed on a loudspeaking sound signal generated from a loudspeaking sound source and a speaker sounds the resulting signal externally.例文帳に追加

このバイナリーデータは符号化装置でバイフェーズ信号に変換され、これが可変抵抗３を介してアンプに入力されて、拡声音源から発生される拡声音声信号に重畳されて、スピーカーから外界へ出力される。 - 特許庁

A first stage limiter amplifier 44 of the delay detection type FM demodulator outputs biphase output signals of in phase and opposite phase, then the circuit is miniaturized by minimizing the circuit configuration and the wiring for delay detection.例文帳に追加

遅延検波型ＦＭ復調器は、初段のリミッタ増幅器４４で同相および逆相の２相の出力信号を出力するようにしたので、遅延検波のための回路構成および配線を最小限にして回路の小型化を図っている。 - 特許庁

An interface apparatus 4 interposed between the transmission side apparatus and a communication path 6 converts transmission data S subjected to the biphase modulation into a transmission signal subjected to amplitude shift modulation and transmits the transmission signal to the communication path 6.例文帳に追加

送信側機器と通信路６との間に介在するインターフェース装置４において、バイフェーズ変調された送信データＳから振幅偏移変調された伝送信号への変換を行い、この伝送信号を通信路６に送出する。 - 特許庁

To improve a method for sampling a biphase-encoded digital signal by a receiving means having a signal input side whose signal edge detection sensitivity can be switched, to minimize a sampling number and to guarantee the discrimination between synchronization with transmission and a transmission error.例文帳に追加

バイフェーズ符号化されたデジタル信号を、信号エッジ検出感度の切り替え可能な信号入力側を有する受信手段によりサンプリングする方法を改善して、サンプリング数が最小限度になり、しかも伝送への同期ならびに伝送エラーの識別が保証されるようにすること。 - 特許庁

To provide an audio signal transmission unit which is capable of rightly transmitting audio signals even if the preamble timing of a connected opponent unit is synchronous with either the rise or fall of a word clock in a system of transmitting digital audio data by the use of a biphase mark modulation method.例文帳に追加

バイフェーズマーク変調手段を用いてデジタルオーディオデータを伝送するシステムにおいて、接続する相手装置のプリアンブルタイミングがワードクロックの立ち上り・立下りのどちらに同期したタイミングで動作していても、オーディオ信号を正しく伝送することができる装置を提供すること。 - 特許庁

Each of the biphase modulators includes a pair of switchable attenuators for varying the degree of phase shift of the symbols to form the various constellations for the 8 PSK, 16 PSK, 16 QAM, 12/4 QAM, 32 QAM and 64 QAM and higher signals.例文帳に追加

二相変調器の各々は、８ＰＳＫ、１６ＰＳＫ、１６ＱＡＭ、１２／４ＱＡＭ、３２ＱＡＭおよび６４ＱＡＭおよびそれより高い信号に関する様々なコンステレーションを形成するために、シンボルの位相シフトの度合いを変えるための１対の切り替え可能な減衰器を含む。 - 特許庁

The 2-input 2-output clocked CMOPS inverter is an inverter where P-MOS and N-MOS transistors(TRs) 23, 24 that are simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other are connected between two bias sources and a circuit consisting of parallel connection of CMOS inverters 21, 22.例文帳に追加

この２入力２出力クロックドＣＭＯＳインバータは、互いに逆相関係にあるクロックパルスにより同時にＯＮ／ＯＦＦするＰ−ＭＯＳ，Ｎ−ＭＯＳトランジスタ２３，２４を、それぞれ、ＣＭＯＳインバータ２１，２２を並列接続してなる回路と２つのバイアス源との間に、接続してなるインバータである。 - 特許庁

An RDC 16 is constituted so that a biphase signal output by a resolver 2 is A/D converted by an A/D converter 21, and signal processing for acquiring a rotational position signal θ of a motor 1 is carried out by digital computing through the use of hardware, and a one-chip microcomputer 11 is constituted by mounting the RDC 16 thereon.例文帳に追加

ＲＤＣ１６を、レゾルバ２より出力される２相信号をＡ／Ｄコンバータ２１によりＡ／Ｄ変換して、モータ１の回転位置信号θを得るための信号処理をハードウエアによりデジタル演算で行うように構成し、そのＲＤＣ１６を搭載してワンチップマイコン１１を構成する。 - 特許庁

Specifically, in the case of transferring horizontally the read signal charges, a timing signal generating section 22a generates and supplies a horizontal drive signal so that three packets form the same potential well to attain reading equivalent to 6-phase drive in spite of biphase driving without the need for changing a read frequency.例文帳に追加

具体的には、読み出した信号電荷を水平転送する際に３つのパケットが同じポテンシャル井戸を形成するように水平駆動信号をタイミング信号発生部22aで生成し、供給することによって、読出し周波数を変えることなく、２相駆動を行わせながら、６相駆動と同等の読み出しを行うことができる。 - 特許庁

A transistor 22 is provided as a bias voltage generating means for generating a bias voltage Vig to be applied to the charge injection electrode 17 of a biphase driven type charge coupled device, the transistor 22 is operated in a saturation area, and a voltage Vgs between the gate and source of the transistor 22 is amplified by an operational amplifier 24 as the bias voltage Vig.例文帳に追加

２相駆動型の電荷結合素子の電荷注入電極１７に印加するバイアス電圧Ｖｉｇを発生するバイアス電圧発生手段としてトランジスタ２２を備え、該トランジスタ２２を飽和領域で動作させ、該トランジスタ２２のゲート・ソース間電圧Ｖｇｓをオペアンプ２４で増幅して前記バイアス電圧Ｖｉｇとする。 - 特許庁

A control circuit 30 selects an excitation phase, where motor torque increases from zero when gears are engaged each other, based on the stop position of the biphase HB(hybrid) stepping motor 10, and inhibits noise in gear collision due to backlash by controlling commutation of an inverter 22, and improves the torque transmission efficiency to the load.例文帳に追加

制御回路３０は２相ＨＢ（ハイブリッド）ステップモータ１０の停止位置に基づいて、ギアとギアが噛み合う時にモータトルクが０から上昇する励磁相を選択し、インバータ２２の転流を制御することによりバックラッシュによるギア衝突時の騒音を抑制し、負荷へのトルク伝達効率を向上させる。 - 特許庁

The frame synchronization detector detects a frame synchronizing signal from a received digital modulation wave including a synchronizing signal pattern of a frame synchronizing signal subjected to biphase modulation, detects the synchronizing signal due to a change in the synchronizing signal pattern when a recovered carrier is asynchronous and detects the frame synchronizing signal depending on the synchronizing signal pattern in a synchronous state.例文帳に追加

２相位相変調されたフレーム同期信号の同期信号パターンを含む受信したデジタル変調波から前記フレーム同期信号を検出するフレーム同期検出器であって、再生搬送波が非同期状態では同期信号パターンの変化により同期信号を検知し、同期状態では同期信号パターンによりフレーム同期信号を検出する。 - 特許庁

The frame synchronization detector is provided with a synchronization detection means that makes correlation of a 1st prescribed pattern to a 1st synchronizing signal in a received digital modulation wave including 1st and 2nd frame synchronizing signals subjected to biphase modulation so as to detect the 1st synchronizing signal and that makes correlation of a 2nd prescribed pattern to a 2nd synchronizing signal to detect the 2nd synchronizing signal.例文帳に追加

２相位相変調された第１及び第２のフレーム同期信号を含む受信したデジタル変調波から、第１の同期信号を第１の所定パターンと相関を取って第１の同期信号を検出し、第２の同期信号を第２の所定パターンと相関を取って前記第２の同期信号を検出する同期検出手段を備えて成るフレーム同期検出器。 - 特許庁

A correction pseudo data generating circuit 12 gives correction pseudo data resulting from delaying received data subjected to biphase modulation by one symbol and inverting the resulting data to a multiplexer circuit 14, recognizes a bit border from an output of a synchronization detection circuit 10, obtains a signal denoting a preceding symbol and a succeeding symbol of a bit, and gives it to the multiplexer circuit 14 as a control signal.例文帳に追加

補正用疑似データ生成回路１２は、バイフェーズ変調を受けた入力データについて、１シンボル分遅延して反転した補正用疑似データをマルチプレクサ回路１４に供給するとともに、同期検出回路１０の出力からビット境界を認識し、１つのビットの前シンボル、後シンボルを示す信号を得、これを制御信号としてマルチプレクサ回路１４に供給する。 - 特許庁

The D flip-flop consists of series connection of two clocked CMOS inverters and 2-input 2-output clocked CMOS inverters in place of two clocked CMOS static latch circuits each consisting of a MOS inverter, which is simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other.例文帳に追加

Ｄフリップフロップは、２つのクロックドＣＭＯＳインバータと１つのＭＯＳインバータとによりなるクロックドＣＭＯＳスタティックラッチ回路を２つ直列に接続したＤフリップフロップにおいて、互いに逆相関係にある２相クロックパルスに同期して同時にＯＮ／ＯＦＦするクロックドＣＭＯＳインバータどうしを、それぞれ、２入力２出力クロックドＣＭＯＳインバータと置換してなるものである。 - 特許庁