「CHIP-8」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A porous resin layer (7) is provided between a Hall element chip (2) and a sealing resin (8), and an air gap (9) is formed between the surface of the Hall element chip (2) and the porous resin layer (7).例文帳に追加

ホール素子チップ（２）と封止樹脂（８）との間に多孔質樹脂層（７）を設け、ホール素子チップ（２）の表面と多孔質樹脂層（７）との間に空隙部（９）を設けた。 - 特許庁

At least part of electrode pads 10 of the first semiconductor chip 8 are electrically connected to electrode pads of the second semiconductor chip 9 through the inner leads 7.例文帳に追加

第１の半導体チップ８の電極パッド１０の少なくとも一部はインナーリード７を介して第２の半導体チップ９の電極パッドと電気的に接続される。 - 特許庁

An entire surface electrode 6 is provided on the lower surface of the semiconductor laser chip 1, and Si thin films 7 and 8 are provided on the light emission end faces 1a and 1b of the semiconductor laser chip 1.例文帳に追加

半導体レーザチップ１の下面には全面電極６が設けられ、半導体レーザチップ１の光出射端面１ａ，１ｂにはＳｉ薄膜７，８が設けられている。 - 特許庁

A semiconductor device 9 comprises, positioned on the surface of a semiconductor chip 1, a plate-like member 7 which is sealed along with the semiconductor chip 1 by a mold resin 8.例文帳に追加

本発明において半導体装置９は、半導体チップ１の面上に位置し、半導体チップ１と共にモールド樹脂８によって封止される板状部材７を有する。 - 特許庁

An underfill resin 8 is poured between the board 1 and the semiconductor chip 2 covering all the chip-like electric part 7 so as to fix it to the board 1.例文帳に追加

アンダーフィル樹脂８が、基板１と半導体チップ２との間に注入され、かつチップ状電気部品７全体を覆って基板１に固定するように設けられている。 - 特許庁

A first chip has an active surface 8 having bonding pads 9 disposed in the periphery of the chip, and mounted on a substrate or an interposer board 3 in a face-up manner.例文帳に追加

第１のチップ１は、周辺にボンディングパッド９が配置された能動面８を有しており、基板またはインターポーザボード３上にフェースアップで実装されている。 - 特許庁

This processor performs a clamp process using a sink chip by a 1st detecting circuit 8 and a 1st clamp circuit 10 on an analog video signal V including a sink chip.例文帳に追加

ビデオ信号処理装置はシンクチップを含むアナログビデオ信号Ｖを第１検出回路８及び第１クランプ回路１０でシンクチップを用いたクランプ処理を行う。 - 特許庁

The Web server 4 comprises a merchant application 41 that can establish communication with the chip card 8 and activate software applications A_1 to A_n of the chip card.例文帳に追加

ＷＥＢサーバ４は、チップカード８と通信を確立しかつチップカードのソフトウェアアプリケーションＡ_１からＡ_ｎを起動させることができる商用アプリケーション４１を有する。 - 特許庁

An external terminal connecting electrode pad 7 of the semiconductor chip 1 and a wiring board 8 are connected by a bonding wire 9 thereafter, and the semiconductor chip 1 and an external terminal are connected.例文帳に追加

その後、半導体チップ１の外部端子接続用電極パッド７と配線基板８とをボンディングワイヤ９により結線して、半導体チップ１と外部端子と接続する。 - 特許庁

The nozzle side abutting surface 10a is formed at a position abutting on a bush side abutting surface 11a when the chip 8 of the nozzle 2 abuts on the nozzle chip abutting surface 11b.例文帳に追加

ノズル２の先端部８がノズル先端部当接面１１ｂに当接するとブシュ側当接面１１ａに当接する位置に、ノズル側当接面１０ａが形成されている。 - 特許庁

Wiring from a plurality of thermal resistors 8 mounted on a head chip 6 is connected to a relay board 1b.例文帳に追加

ヘッドチップ６に設けられた複数の発熱抵抗体８からの配線を、中継基板１ｂに接続する。 - 特許庁

Slave chips 2, 4 to 6, and slave chips 3, 7, 8 are laminated on an active surface 1a of a master chip 1 in order.例文帳に追加

親チップ１の活性面１ａ上には、子チップ２，４〜６および子チップ３，７，８が順に積層されている。 - 特許庁

This inspection device 2 for the chip component 1 is provided with a binarization image processing part 7, an abnormality detecting part 8 and a monitor 11.例文帳に追加

チップ部品１の検査装置２は、２値化画像処理部７と、異常検出部８と、モニタ１１とを備える。 - 特許庁

An IC chip is connected with the inner lead part 3, and the conductor patterns 5 are coated with a covering ink 8.例文帳に追加

ＩＣチップ４はインナーリード部３に接続されており、導体パターン５はカバーインク８により被覆されている。 - 特許庁

The metal block 10 is bonded to the semiconductor chip 1 with the paste material 8.例文帳に追加

ペースト材８は金属ブロック１０と半導体チップ１とを熱的にかつ機械的に接続させる機能を有する。 - 特許庁

The method further comprises a step of forming a plurality of through holes 8 at the part opposed to the central part of the chip of the interposer 2.例文帳に追加

インターポーザ２の半導体チップの中央部分に対向する部分に、複数の貫通穴８を形成する。 - 特許庁

The chip holder 3 has a flange portion 8 and a press-fit plug portion 9 fitted into an inner surface of the lower tube wall 5.例文帳に追加

チップホルダー３は、フランジ部８と、下筒壁５の内面に圧入される圧入栓部９とからなる。 - 特許庁

An on-chip debug logic 7 generates an address 101 of an exception vector when hitting a break point during execution of the program 8.例文帳に追加

オンチップデバッグロジック７は、プログラム８の実行中にブレークポイントにヒットすると、例外ベクタのアドレス101を発生する。 - 特許庁

The automatic passport forgery detecting device is equipped with a scanner 5, an ID chip reader 6, a display 8, and a processor 9.例文帳に追加

パスポート偽造自動検出装置は、スキャナ５とＩＤチップリーダ６とディスプレイ８と処理装置９とを備える。 - 特許庁

The melting substance 8 is disposed on the opposite side of an exothermic part (semiconductor chip 14) with respect to a substrate 18.例文帳に追加

溶融物質８は、発熱部（半導体チップ１４）に対して基板１８と反対側に配置されている。 - 特許庁

The high frequency circuit wiring 2 is formed on the 1st dielectric PCB 1a to mount a chip 8.例文帳に追加

第１の誘電体基板１ａには半導体チップ８を搭載する高周波回路線路２が形成されている。 - 特許庁

The nozzle pressing part 10 includes a nozzle abutting surface 10a being the end surface of the chip 8 side of the nozzle 2.例文帳に追加

ノズル押し当て部１０はノズル２の先端部８側の端面であるノズル側当接面１０ａを有する。 - 特許庁

An average ten-point height of the surface of the heat sink 18 opposite to the semiconductor chip 13 side is 3-8 μm.例文帳に追加

ヒートシンク１８の半導体チップ１３側とは反対側の面の十点平均高さが３〜８μｍである。 - 特許庁

The heat radiating plate 8 comprises AlN whose thermal expansion factor approximates that of the Si chip 1.例文帳に追加

この放熱板８も、Ｓｉチップ１と熱膨張係数が近似している材質であるＡｌＮで構成する。 - 特許庁

A coil element 8 or the like, which is comparatively large in area, can be provided on the rear surface of a semiconductor chip.例文帳に追加

比較的面積の大きくなるコイル素子８等を半導体チップ裏面に配置することが可能となる。 - 特許庁

Ir as a main component and Ni of 0.5 of 8 mass% are contained in the noble metal chip 31'.例文帳に追加

さらに、貴金属チップ３１’に、主成分としてのＩｒと、０．５〜８質量％のＮｉとを含有させる。 - 特許庁

The test pad 8 is electrically connected to the semiconductor chip 5a for the memory through wiring of the base substrate 4.例文帳に追加

テストパッド８はベース基板４の配線を通じてメモリ用の半導体チップ５ａに電気的に接続されている。 - 特許庁

The semiconductor chip, the inner lead 4, a plurality of bonding wires and the support 8 are sealed by a quadrate sealing material.例文帳に追加

半導体チップ、インナーリード４、複数のボンディングワイヤ及び支持体８は、四辺形の封止体で封止されている。 - 特許庁

A base material 3 has a semiconductor chip mounting region 8 and a metal foil pattern forming region 4 on the upper surface.例文帳に追加

基材３は、半導体チップ搭載領域８と金属箔パターン形成領域４とを上面に有する。 - 特許庁

The optical waveguide chip 9 and the heat spreader 12 are placed one over the other with the temperature control module 8 between them.例文帳に追加

光導波路チップ９と均熱化素子１２を、温度調節モジュール８を介して重ね合わせ配置する。 - 特許庁

Aluminum pad electrodes for electric inspection 8, which are connected to metal bump electrodes 1a on a silicon chip 2, are installed.例文帳に追加

シリコンチップ２上の金バンプ電極１ａに結腺された電気検査用のアルミパッド電極８を設ける。 - 特許庁

Chip capacitors 8 are formed between pad electrodes 6 and the spacer layer 3 on a first surface of the substrate 2.例文帳に追加

基板２の表面上であって、パッド電極６とスペーサー層３の間には、チップコンデンサ８が形成されている。 - 特許庁

At the I/O portion 5, a transistor 8 is laid out at a position closest to a peripheral portion of the semiconductor chip.例文帳に追加

Ｉ／Ｏ部５において、トランジスタ８は、半導体チップの周辺部に最も近い位置にレイアウトされている。 - 特許庁

Wire bonding packaging of the LED chip is performed using two bonding wires 8, 9 and then sealing is performed with translucent resin 10.例文帳に追加

２本のボンディングワイヤー８、９でワイヤーボンディング実装し、透光性封止樹脂１０により封止する。 - 特許庁

A half of conductive films (5, 8) is placed between the lid plate and the substrate to be in contact with two electrodes of the PTC chip.例文帳に追加

蓋板と基板の間に半分の導電フィルム（５、８）を入れ、PTCチップの二つの電極と接触させる。 - 特許庁

The memory module 8 is provided with first and second banks 12, 13 to be respectively addressed of the DSP of the memory chip.例文帳に追加

メモリ・モジュール８は、メモリ・チップのＤＳＰの第１および第２のそれぞれアドレス可能なバンク１２，１３を有する。 - 特許庁

The pairs 1A and 1B of pads among the plurality of pairs of pads are connected to the electrode terminals of the chip 8.例文帳に追加

前記複数のパッド対のうちパッド対１Ａ，１ＢがＩＣチップ８の電極端子に接続されている。 - 特許庁

In the semiconductor device 1 including a semiconductor chip 2, a die pad 3 bonded with the semiconductor chip 2, and a bonding material 8, which is interposed between the semiconductor chip 2 and the die pad 3 and includes a BiSn-based material, an Ag network 9, for improving thermal conductivity between the semiconductor chip 2 and the die pad 3, is formed in the bonding material 8.例文帳に追加

半導体チップ２と、半導体チップ２が接合されるダイパッド３と、半導体チップ２とダイパッド３との間に介在され、ＢｉＳｎ系材料からなる接合材８とを有する半導体装置１において、接合材８に、半導体チップ２とダイパッド３との間の熱伝導性を向上させるためのＡｇネットワーク９を形成する。 - 特許庁

When the film board 8 is bent and built in, stress generated at a joint between the chip component 14 and 15 and the film board 8 can be lessened, and as a result, the chip component 14 and 15 are hardly separated from the film board 8.例文帳に追加

また、フィルム基板８を折り曲げて組込む場合、第１及び第２のチップ部品１４、１５とフィルム基板８との接合部分に発生する応力を小さくすることができ、ひいては第１及び第２のチップ部品１４、１５がフィルム基板８から剥がれにくいようにすることができる。 - 特許庁

The thermally conductive material layer 8 comprising the thermally conductive adhesive is formed on the upper surface of the heater chip 4 and each temperature sensor chip 6a, 6b, and the upper surface of the measuring part including the pipe 2 is covered with the thermally conductive material layer 8.例文帳に追加

ヒータチップ４及び温度センサチップ６ａ，６ｂの上面に熱伝導性接着剤からなる熱伝導性材料層８が形成されており、配管２を含む測定部の上面は熱伝導性材料層８で覆われている。 - 特許庁

In a light emitting diode where an LED chip 4 is mounted on a printed board 1 and a reflector 8 is bonded onto the printed board 1 mounting the LED chip 4, a part for enlarging the bonding area is formed on the bonding surface 6 of the printed board 1 and the reflector 8.例文帳に追加

プリント基板１にLEDチップ４を実装し、LEDチップ４を実装したプリント基板１上にリフレクター８を接着した発光ダイオードで、プリント基板１とリフレクター８との接着面６に接着面積拡大部を形成する。 - 特許庁

A die pattern has a main pattern 3 in which an external shape is smaller than the IC chip 8, a bonding pattern 3a disposed outside the place of the loading of the IC chip 8, and a bonding pattern 3c connecting the main pattern 3 and the bonding pattern 3a.例文帳に追加

また、ダイパターンは、外形がＩＣチップ８よりも小さい主パターン３と、ＩＣチップ８の搭載位置の外側に配設されたボンディングパターン３ａと、主パターン３とボンディングパターン３ａとを接続する結合パターン３ｃとを有している。 - 特許庁

A conductive bump 8 is formed on one surface 4a of the sensor chip 4, and the bump 8 is electrically connected to the lead 2 by thermo compression bonding or the like while the surface 4a of the sensor chip 4 is faced to one surface 1a of the stem 1.例文帳に追加

センサチップ４の一面４ａに導電性を有するバンプ８を形成し、センサチップ４の一面４ａとステム１の一面１ａとを対向させた状態でバンプ８とリード２とを熱圧着等により電気的に接続する。 - 特許庁

The solder ball generated at a side of body of chip component 8 can be prevented by providing a gap 1 on the surface of the printed circuit board corresponding to the position on the rear surface of the chip component 8 which is soldered with the reflow solder to the printed circuit board.例文帳に追加

プリント回路基板にリフローはんだ付けされるチップ部品８の裏面の位置に対応するプリント回路基板の表面に空隙１を設けることで、チップ部品８のボディ脇に発生するはんだボールを防止する。 - 特許庁

Plural wirings 6 are formed on one surface of an insulated supporting substrate 1, and each wiring 6 has at least an inner connection part 5 to be connected with the electrode of a semiconductor chip 8 and an area part for mounting the chip 8.例文帳に追加

絶縁性支持基板１の一表面には複数の配線６が形成されており、配線６は少なくとも半導体チップ８の電極と接続するインナー接続部５及び半導体チップ８を搭載する領域部を有する。 - 特許庁