「CPU Bus」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CIRCUIT FOR DETECTING DISCONNECTION AND SHORT CIRCUIT OF CPU BUS例文帳に追加

ＣＰＵバス断線短絡検出回路 - 特許庁

A CPU is included in bus masters 1-4.例文帳に追加

バスマスタ１〜４にはＣＰＵが含まれている。 - 特許庁

BUS ARBITRATION METHOD IN MULTI-CPU SYSTEM例文帳に追加

マルチＣＰＵシステムにおけるバス調停方法 - 特許庁

CPU OPERATION CLOCK-SYNCHRONIZED PLC BUS SYSTEM例文帳に追加

ＣＰＵ動作クロック同調式ＰＬＣバスシステム - 特許庁

The CPU 12 arbitrates for the PCI bus 10.例文帳に追加

ＣＰＵ１２でＰＣＩバス１０の調停を行う。 - 特許庁

The bus master circuit 20 acquires a right of use of the CPU bus 100 to directly carry out data transfer with the work memory 120 connected to the CPU bus 100 through a CPU interface part 10 and the CPU bus 100.例文帳に追加

バスマスタ回路２０は、ＣＰＵバス１００の使用権を得て、ＣＰＵインタフェース部１０及びＣＰＵバス１００を通じて、ＣＰＵバス１００に接続されたワークメモリ１２０との間で直接的にデータ伝送を行う。 - 特許庁

A CPU 9 transfers data from a memory 7 to a memory 8 via a bus conversion part 11, a CPU bus 10 and a bus conversion part 12.例文帳に追加

ＣＰＵ９は、メモリ７からデータをバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。 - 特許庁

To disconnect a CPU bus from a local bus during DMA transfer and to allow a CPU to access a device on the local bus.例文帳に追加

ＤＭＡ転送中には、ＣＰＵバスをローカルバスから切離可能にするともに、ＣＰＵがローカルバス上のデバイスにアクセス可能とする。 - 特許庁

The CPU unit includes a register for setting a bus access time.例文帳に追加

ＣＰＵユニットは、バスアクセスタイム設定用レジスタを有する。 - 特許庁

A transfer on a CPU bus 221 can be performed only when its bus-use right is acquired.例文帳に追加

ＣＰＵバス２２１上への転送はバス権が獲得できた場合のみ行える。 - 特許庁

The CPU 42 and the CPU interface part 12 are connected through a PCI bus 28.例文帳に追加

ＣＰＵ４２とＣＰＵインターフェース部１２とは、ＰＣＩバス２８により接続される。 - 特許庁

CPU SYSTEM, BUS BRIDGE, ITS CONTROL METHOD, AND COMPUTER SYSTEM例文帳に追加

ＣＰＵシステム、バスブリッジ、その制御方法、及びコンピュータシステム - 特許庁

An arbiter 233 controlling bus-use right, to deliver bus-use right on the CPU bus 221 to bus masters, monitors request from each bus master and delivers the bus-use right on the basis of predetermined priority.例文帳に追加

バス権を管理するアービタ２２３は、ＣＰＵバス２２１上のバスマスタにバス権を与えるために、各バスマスタのリクエストを監視し、所定の優先順位を基にバス権を渡す作業を行う。 - 特許庁

CPU 1 and the DSP 2 are connected to each other via an inter- CPU data bus b1.例文帳に追加

ＣＰＵ１およびＤＳＰ２は、ＣＰＵ間データバスｂ１により相互接続される。 - 特許庁

When one CPU requests a bus right, a value showing a bus right request is written in the MAILBOX register, and a bus right request is made to the other CPU.例文帳に追加

一方のＣＰＵがバス権を要求するときは、MAILBOXレジスタへバス権要求を示す値を書き込み他方のＣＰＵへバス権要求を通知する。 - 特許庁

A bus arbitrating part 6 outputs to the CPU a signal (bus grant signal/BG) for giving the bus using right of a bus 2 in response to a signal (bus request signal/BR) outputted from the CPU for requesting the bus using right of the bus 2 and a signal from a sleep detecting part 7.例文帳に追加

バス調停部６は、ＣＰＵから出力されるバス２のバス仕様権を要求する信号（バスリクエスト信号／ＢＲ）及びスリープ検出部７からの信号に応じて、バス２のバス仕様権を与える信号（バスグラント信号／ＢＧ）をＣＰＵに出力する。 - 特許庁

The packet transfer apparatus is provided with a plurality of communication control parts connected to a communication port, a CPU bus commonly connected to each communication control part, a data bus commonly connected to each communication control part, a CPU and a local memory connected to the CPU bus, a buffer memory connected to the data bus, and a bus bridge for connecting the CPU bus and the data bus.例文帳に追加

通信ポートに接続された複数の通信制御部と、各通信制御部に共通に接続されたＣＰＵバスおよび各通信制御部に共通に接続されたデータバスと、ＣＰＵバスに接続されたＣＰＵ及びローカルメモリと、データバスに接続されたバッファメモリと、ＣＰＵバスとデータバスとを接続するバスブリッジとを備える。 - 特許庁

The bus 23 connects the capture board 21 with the CPU board 25.例文帳に追加

バス２３は、キャプチャボード２１とＣＰＵボード２５とを接続する。 - 特許庁

BUS ARBITRATION SYSTEM AND PROGRAMMABLE CONTROLLER OF MULTI-CPU CONFIGURATION例文帳に追加

バス調停方式およびマルチＣＰＵ構成のプログラマブルコントローラ - 特許庁

DATA TRANSMISSION CONTROL METHOD AND DEVICE IN CPU CONTROL BUS例文帳に追加

ＣＰＵ制御バスにおけるデータ転送制御方法及び装置 - 特許庁

The ROM 4 and a memory card 7 are connected to the CPU bus 1.例文帳に追加

ＲＯＭ４とメモリカード７がＣＰＵバス１に接続される。 - 特許庁

A local bus 100 connected to CPU 11 and 12 and a system bus adapter 2, a local bus 101 connected to CPU 13 and 14 and a system bus adapter 3 and a system bus 200 are constituted on the same interface conditions.例文帳に追加

ＣＰＵ１１，１２とシステムバスアダプタ２とに接続されるローカルバス１００と、ＣＰＵ１３，１４とシステムバスアダプタ３とに接続されるローカルバス１０１と、システムバス２００とは同一のインタフェース条件で構成されている。 - 特許庁

The local bus 14 is provided as a bus that is solely usable by the CPU 11.例文帳に追加

ローカルバス１４は、ＣＰＵ１１が単独で使用することができるバスとして設けられている。 - 特許庁

The NIM 1 and a CPU 8 are connected through an address/data bus 11 and an I2C bus 12.例文帳に追加

ＮＩＭ１とＣＰＵ８とは、アドレス／データバス１１と、Ｉ２Ｃバス１２とにより接続されている。 - 特許庁

When the monitoring CPU 39 detects noncoincidence, it closes a bus gate 9 on a data bus 6.例文帳に追加

そして、監視用ＣＰＵ３９は、不一致を検出すると、データバス６上のバスゲート９を閉じる。 - 特許庁

To streamline the operation of a CPU by predicting traffic on a bus connecting the CPU and an MMU.例文帳に追加

ＣＰＵとＭＭＵとをつなぐバスの混雑度を予測し、ＣＰＵの効率的な動作を図る。 - 特許庁

The control logic consists of the CPU bus interface logic, interrupt control logic and internal control logic. 例文帳に追加

この制御ロジックは、CPUバスインタフェースロジック、割込み制御ロジックおよび内部制御ロジックからなっている。 - コンピューター用語辞典

To secure the bus band of an input/output bus by limiting data transfer between a CPU bus and the input/output bus by adding a simple circuit.例文帳に追加

簡単な回路の追加で、ＣＰＵバスと入出力バスとの間でのデータ転送を制限することにより入出力バスのバス帯域を確保する。 - 特許庁

Libraries that are operation models describing operations in adaptation of a von Neumann CPU (bus structure), a Harvard CPU (bus structure) and a directional separating CPU (bus structure) are registered for each of applications A and B.例文帳に追加

アプリケーションＡ，Ｂごとに、ノイマン型ＣＰＵ（バス構造），ハーバード型ＣＰＵ（バス構造），方向分離型ＣＰＵ（バス構造）を採用したときの動作を記述した動作モデルとなるライブラリが登録されている。 - 特許庁

The processor system comprises a plurality of CPU modules connected to the shared bus, a shared memory connected to the shared bus 1 and shared by all of the CPU modules, and a timer interrupt generating unit for generating a timer interrupt signal to the plurality of the CPU modules.例文帳に追加

プロセッサシステムは、共有バスに接続される複数のCPUモジュールと、共有バス１に接続されて全てのCPUモジュールが共用する共有メモリと、複数のCPUモジュールへのタイマ割込信号を生成するタイマ割込生成ユニットとを備えている。 - 特許庁

A memory 8 is connected to the CPU 2 through a data bus 101.例文帳に追加

メモリ８はデータバス１０１を介してＣＰＵ２に接続されている。 - 特許庁

When a bus right demand is made from a main CPU 10A for navigation, the bus right is given to the main CPU 10A, and the main CPU 10A transfers data to the HDD 50.例文帳に追加

ナビゲーション用のメインＣＰＵ１０Ａからバス権要求があると、バス権をメインＣＰＵ１０Ａに引き渡し、メインＣＰＵ１０ＡはデータをＨＤＤ５０へ転送する。 - 特許庁

Thus, even when the use rate of the bus is high, access from the CPU to the bus is secured.例文帳に追加

これにより、バスの使用割合が高くなった場合にもＣＰＵ１４のバスへのアクセスが確保される。 - 特許庁

Each system includes a bus for data communication and a CPU device and a memory device connected to the bus.例文帳に追加

各系統は、データ通信用のバスと、このバスに接続されたＣＰＵデバイス及びメモリデバイスを備える。 - 特許庁

To monitor even a transaction concerning a bus master other than a CPU in a system having a bus switch.例文帳に追加

バススイッチを備えたシステムにおいて、ＣＰＵ以外のバスマスタが関与するトランザクションについても監視する。 - 特許庁

COMPUTER SYSTEM USING SERIAL CONNECT BUS AND CONNECTION METHOD OF PLURALITY OF CPU UNITS BY SERIAL CONNECT BUS例文帳に追加

シリアルコネクトバスを使用したコンピュータシステム及び複数ＣＰＵユニットのシリアルコネクトバスによる接続方法 - 特許庁

When an interruption request (NCS_IPS=1) is outputted from the CPU 990 to the image processing part 20, the DMA transfer is stopped and the CPU bus is connected to the local bus by the bus switch 930 to provide the control right of the local bus to the CPU 990.例文帳に追加

このときにＣＰＵ９９０から画像処理部２０に割込要求（ NCS_IPS＝１）があると、ＤＭＡ転送を停止するとともに、バススイッチ９３０によりＣＰＵバスとローカルバスとを接続することでローカルバスの制御権をＣＰＵ９９０に与える。 - 特許庁

The CPU unit can read out data via the CPU bus, irrespective of the safety unit and the non-safety unit.例文帳に追加

ＣＰＵユニットは、ＣＰＵバスを経由して安全ユニット，非安全ユニットを問わず、データの読み出しができる。 - 特許庁

At such a time, a first CPU 11 makes a second CPU 21 relinquish the right to use a bus.例文帳に追加

このとき、第１のＣＰＵ１１は、第２のＣＰＵ２１に対してバスの使用権を放棄させている。 - 特許庁

HIGH SPEED BUS TRANSFER SYSTEM AND PROGRAMMABLE CONTROLLER OF MULTI-CPU CONFIGURATION例文帳に追加

高速バス転送方式およびマルチＣＰＵ構成のプログラマブルコントローラ - 特許庁

Libraries A and B are registered, where libraries A and B serve as operation models that describe the operations of applications A and B respectively, when a Neumann CPU (bus structure), a Harvard CPU (bus structure), and a directional separation CPU (bus structure) are adopted.例文帳に追加

アプリケーションＡ，Ｂごとに、ノイマン型ＣＰＵ（バス構造），ハーバード型ＣＰＵ（バス構造），方向分離型ＣＰＵ（バス構造）を採用したときの動作を記述した動作モデルとなるライブラリが登録されている。 - 特許庁

A microcomputer (1) includes a first CPU (10), first bus (70), first memory (50), second CPU (20), second bus (80), and second memory (60).例文帳に追加

マイクロコンピュータ（１）は、第１ＣＰＵ（１０）と、第１バス（７０）と、第１メモリ（５０）と、第２ＣＰＵ（２０）と、第２バス（８０）と、第２メモリ（６０）とを含む。 - 特許庁

SELECTION CIRCUIT FOR BUS FORM AND CPU SYSTEM OF ARCNET CONTROLLER例文帳に追加

Ａｒｃｎｅｔコントローラのバス形式およびＣＰＵ系の選択回路 - 特許庁

A PCI bus 33 is connected to the CPU 31 and a memory card 32.例文帳に追加

ＰＣＩバス３３はＣＰＵ３１及びメモリカード３２に接続される。 - 特許庁

If a bus controller 2101 sees the state of CPU bus 221 permitting, it obtains the bus right to conduct the DMA-transfer of four image data to the 32-bit bus 221.例文帳に追加

バス制御部２１０１はＣＰＵバス２２１の状態を見て、ＣＰＵバス２２１が開いていればバス権を獲得し、３２bitのバス２２１上に４画像データをＤＭＡ転送する。 - 特許庁