「CPU Bus」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When a flash ROM down-load mode from a host CPU 2 to a PCI bus bridge 29 of an extended board 12 is set, a bus release request signal from a CPU bus release request signal generating part 34 of the extended board 12 to a CPU 21 is asserted so that the CPU 21 can release a bus 20, and the bus of a flash ROM 22 can drive a PCI bus bridge 29.例文帳に追加

ホストＣＰＵ２から拡張ボード１２のＰＣＩバスブリッジ２９に対してフラッシュＲＯＭダウンロードモードを設定すると、拡張ボード１２のＣＰＵバス解放要求信号発生部３４からＣＰＵ２１へのバス解放要求信号がアサートされ、ＣＰＵ２１はバス２０を解放してフラッシュＲＯＭ２２のバスはＰＣＩバスブリッジ２９がドライブできるようになる。 - 特許庁

A voice data processing unit 48 is directly connected to the CPU bus 42.例文帳に追加

音声データ処理装置４８はＣＰＵバス４２に直接接続される。 - 特許庁

A CPU bus 10 to be connected with the CPU units and a safety dedicated bus 11 for mutually connecting the safety units are provided to the safety units.例文帳に追加

安全ユニットには、ＣＰＵユニットに連係するためのＣＰＵバス１０と、安全ユニット同士が相互に連係するための安全用専用バス１１を備える。 - 特許庁

An internal master bus 18 transmits a signal based on a command from a CPU 4.例文帳に追加

内部マスタバス１８は、ＣＰＵ４の命令に基づく信号を伝送する。 - 特許庁

Amount of 32 bit×4 data is subjected to DMA transfer to a CPU bus 221.例文帳に追加

ＣＰＵバス２２１へは、３２bit×４データのＤＭＡ転送が行われる。 - 特許庁

The semiconductor device includes a second storage part (104), a CPU core (103), and an exclusive bus (105).例文帳に追加

第２記憶部（１０４）、ＣＰＵコア（１０３）、専有バス（１０５）を設ける。 - 特許庁

INTERFACE CIRCUIT FOR CPU DATA BUS AND MEMORY CONTROL SYSTEM PROVIDED WITH THE SAME例文帳に追加

ＣＰＵデータバス用インターフェース回路およびそれを備えたメモリ制御システム - 特許庁

A GMCH (graphic memory controller hub) 13 is connected via a CPU bus 12 to a CPU, and an ICH (I/O controller hub) 15 is connected via a dedicated bus 14 to the GMCH13.例文帳に追加

ＣＰＵには、ＣＰＵバス１２を介してＧＭＣＨ１３が接続され、ＧＭＣＨ１３には専用バス１４を介してＩＣＨ１５が接続されている。 - 特許庁

A CPU 20 controls the measurement control part 10 via a bus 40.例文帳に追加

また、ＣＰＵ２０は測定制御部１０をバス４０を介して制御する。 - 特許庁

To provide a system in which a bus is shared by a CPU built-in LSI and an external CPU and in which the CPU built-in LSI is not hindered to access a device mounted on the shared bus when the external CPU accesses the device to be controlled and connected to the bus.例文帳に追加

ＣＰＵ内蔵ＬＳＩと外部ＣＰＵがバスを共有するシステムにおいて、外部ＣＰＵがバスに接続された被制御デバイスにアクセスする際に、ＣＰＵ内蔵ＬＳＩにおいて共有バス上に実装されたデバイスのアクセスを妨げないようにする。 - 特許庁

The system LSI has, in a hardware side, a processor, a memory, a functional circuit module, a bus, and a bus arbiter which can be controlled from a CPU.例文帳に追加

ハード側＝プロセッサ、メモリ、機能回路モジュール、バス、ＣＰＵから制御可能なバスアービタ、を持つシステムＬＳＩ。 - 特許庁

To provide a nonvolatile semiconductor memory for storage which can be connected directly to a CPU bus and a general purpose bus.例文帳に追加

ＣＰＵバスや汎用バスへの直接接続できるストレージ用不揮発性半導体記憶装置を提供する。 - 特許庁

The bus right is thus arbitrated between the main CPU 10A and sub CPU 10B, and the HDDs 50.例文帳に追加

このようにしてメインＣＰＵ１０ＡおよびサブＣＰＵ１０ＢとＨＤＤ５０との間のバス権が調停される。 - 特許庁

This host computer 1 comprises an inter-host connecting device 2, a CPU 4 and a CPU 5 which are mutually connected by a common bus 3.例文帳に追加

ホストコンピュータ1は、ホスト間接続装置2、CPU4およびCPU5が共通バス3で相互に接続され構成されている。 - 特許庁

A power off request is outputted to the main CPU 10 from a sub CPU 20 connected to the same internal bus 31 as the main CPU 10.例文帳に追加

まず、メインＣＰＵ１０と同一の内部バス３１に接続されるサブＣＰＵ２０から、メインＣＰＵ１０に電源切断要求を出力する。 - 特許庁

The CPU 20 and the memory 30 send and receive a signal to and from each other through the bus 40.例文帳に追加

ＣＰＵ２０とメモリ３０は、バス４０を介して信号の送受を行う。 - 特許庁

The CPU and the DMA controller are connected, respectively, with a first memory bus.例文帳に追加

ＣＰＵおよびＤＭＡコントローラはそれぞれ第１のメモリバスに接続される。 - 特許庁

Thus, the processing required by the PC 10 is only transmission of commands to each device of the video telephone set 20 so as to relieve a load of a CPU 11 and the image data are displayed on the monitor not through a CPU bus (consisting of a host bus 17 and a PCI bus 18) so as to relieve the load on the CPU bus.例文帳に追加

これにより、ＰＣ１０側での処理をテレビ電話装置２０の各デバイスへのコマンド送出のみとしてＣＰＵ１１の負担を軽減でき、また、ＣＰＵバス（ホストバス１７およびＰＣＩバス１８）を介さずに画像データをモニタ表示することができ、ＣＰＵバスの負担を軽減できる。 - 特許庁

A conversion tool 2 inputs a script 1 corresponding to different CPUs, and converts the inputted script 1 into test data 3 synchronizing with the clock of the bus of the CPU capable of verifying logics of blocks 4d-1 and 4d-2 connected to the bus of the CPU.例文帳に追加

変換ツール２は、異なったCPUに対応したスクリプト１を入力し、入力したスクリプトを、CPUのバスに接続するブロック４ｄ−１，４ｄ−２のロジックを検証可能な、当該バスのクロックに同期する試験データ３に変換する。 - 特許庁

The CPU unit is configured to, after setting a fixed bus access time as the bus access time (S1), detect the number of the IO units connected to the bus (S2 to S5).例文帳に追加

ＣＰＵユニットは、バスアクセスタイムに固定バスアクセスタイムを設定した後（Ｓ１）、バスに接続されている接続ＩＯユニット数を検出する（Ｓ２〜Ｓ５）。 - 特許庁

A bus access information storage part 1 stores bus access information wherein data flowing on a bus between a memory and a CPU of the debugging target equipment are arranged in time order.例文帳に追加

バスアクセス情報記憶部１は、デバッグ対象機器のＣＰＵとメモリ間のバス上に流れるデータを時間順に整列させたバスアクセス情報を記憶する。 - 特許庁

To solve the problems that a bus bandwidth is locally needed, and the bus bandwidth use efficiency is biased, in a system where a CPU and a memory are connected with the bus.例文帳に追加

バスにＣＰＵとメモリが接続されたシステムにおいて、局所的にバスバンド幅が必要となる場合が発生し、バスバンド幅の使用効率に偏りが出る。 - 特許庁

A bridge for connecting an expansion bus of the primary system to an expansion bus of the secondary bus recognizes a local error such as an expansion bus error generated in the secondary system and hang-up of a CPU.例文帳に追加

プライマリシステムの拡張バスとセカンダリシステムの拡張バスとを接続するブリッジにおいて、セカンダリシステムで発生した拡張バスエラーやＣＰＵのハングアップなどのローカルなエラーを認識する。 - 特許庁

Even when synchronization deviation is detected in such a status that CPU bus-systems 11_0 and 11_1 are synchronously operating, CPU bus controllers 113_0 and 113_1 make the CPU 111_0 and 111_1 continuously operate without stopping them.例文帳に追加

ＣＰＵバスコントローラ１１３_0，１１３_1は、ＣＰＵサブシステム１１_0，１１_1が同期動作している状態において同期外れが検出された場合でも、ＣＰＵ１１１_0，１１１_1を停止せずに継続動作させる。 - 特許庁

At that time, when any access to the system bus of the CPU 10 is turned to be absent, the system bus can be used by the DAM controller 15.例文帳に追加

このときでも、ＣＰＵ１０のシステムバスへのアクセスが無くなれば、ＤＭＡコントローラ１５がシステムバスを使用できる。 - 特許庁

The CPU 10 accesses an external memory connected to an external bus 62 via the variable bus control logic part 35.例文帳に追加

そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 - 特許庁

To secure access from a CPU to a bus even when the use rate of the bus is high.例文帳に追加

バスの使用割合が高くなった場合でも、ＣＰＵのバスへのアクセスを確保できるＤＭＡ制御装置を提供すること。 - 特許庁

The bus system comprises: a CPU unit to execute a program; one or more IO units; and a bus to perform the data transfer.例文帳に追加

バスシステムは、プログラムを実行するＣＰＵユニットと、１つ以上のＩＯユニットと、データ転送を行うバスとを備える。 - 特許庁

During the execution of a program to be debugged, address bus/data bus are occupied between a CPU 1 for evaluation and a program storing memory 2.例文帳に追加

被デバッグプログラムの実行中は、評価用ＣＰＵ１とプログラム格納メモリ２間でアドレスバス／データバスが専有される。 - 特許庁

The encryption and protection mechanisms are coupled to a CPU by way of a data bus and to the memory by way of a data bus.例文帳に追加

暗号化機構および保護機構は、データバスを介してＣＰＵに結合され、データバスを介してメモリに結合される。 - 特許庁

The bus width of the CPU bus is 8 bits and it is different from the number of bits (6 bits) needed for performing the gradation display of respective colors.例文帳に追加

ＣＰＵバスのバス幅は、８ビットであり、各色を階調表示するために必要なビット数（６ビット）と異なる。 - 特許庁

The coprocessor port 21 and local memory 13 of a CPU 11 are connected to a local bus interface 12 through a local bus 14.例文帳に追加

ＣＰＵ１１のコプロセッサポート２１とローカルメモリ１３は、ローカルバスインタフェース１２とローカルバス１４を介して接続されている。 - 特許庁

Also, when the CPU 11 is turned into an operating condition, the bus control right is returned to the CPU, and when the CPU 11 is turned into a non-operating condition again, the backup is resumed.例文帳に追加

また、ＣＰＵ１１が動作状態になると、バス制御権をＣＰＵに帰し、ＣＰＵ１１が再び非動作状態になるとバックアップを再開する。 - 特許庁

A request issued from a CPU 120a is output from a local arbiter 113 through a CPU bus 130a and a CPU issued request queue 112a.例文帳に追加

ＣＰＵ１２０ａから発行されたリクエストは，ＣＰＵバス１３０ａ，ＣＰＵ発行リクエストキュー１１２ａを介し，ローカルアービタ１１３から出力される。 - 特許庁

An LSI 2, which mainly controls a memory, is connected to the CPU 1 and to a bus dedicated to the CPU 1.例文帳に追加

ＬＳＩ２は、主にメモリ・コントロールを行い、ＣＰＵ１と、該ＣＰＵ１に特化した専用のバスにて接続されている。 - 特許庁

The CPU 20 for diagnosis device, the CPU 40 for navigation device, and the storage part 60 are connected with each other via an internal bus.例文帳に追加

診断装置用ＣＰＵ２０と、ナビゲーション装置用ＣＰＵ４０と、記憶部６０とは、相互に内部バスで接続される。 - 特許庁

To improve the throughput of a CPU by expanding the bus width of instruction read while maintaining compatibility with an existent CPU.例文帳に追加

既存のＣＰＵとの互換性を維持しながら、命令リードのバス幅を拡大して、ＣＰＵの処理性能を向上させる。 - 特許庁

MAC hardware 1, a CPU 2 and other device 4 are connected with one another via a first bus 5 and the CPU 2 is connected with a storage device 3 via a second bus 6.例文帳に追加

ＭＡＣハードウェア１、ＣＰＵ２、及びその他のデバイス４が第１バス５を介して接続され、ＣＰＵ２及び記憶装置３が第２バス６を介して接続される。 - 特許庁

A CPU 21 and a display controller circuit 26 are connected through a bus line 29.例文帳に追加

ＣＰＵ２１とディスプレイコントローラ回路２６とがバスライン２９を通じて接続される。 - 特許庁

A data signal outputted from a CPU has been inputted to a bus buffer 13.例文帳に追加

ＣＰＵから出力されたデータ信号は、バスバッファ１３に入力されている。 - 特許庁

A host CPU 8 of the CPU card (A) reads in necessary data from a memory 10 and sends the data to a PCI interface 3 through a host-local bus bridge 9 and a local bus 1.例文帳に追加

ＣＰＵカード（Ａ）のホストＣＰＵ８は、メモリ１０から必要なデータを読み込み、ホスト−ローカルバスブリッジ９、ローカルバス１を介して、ＰＣＩインタフェース３にデータを渡す。 - 特許庁

METHOD FOR PROCESSING OPERATION CLOCK AND BUS SIGNAL OF CPU INCORPORATED IN PROGRAMMABLE CONTROLLER例文帳に追加

プログラマブルコントローラに内蔵するＣＰＵの動作クロックおよびバス信号の処理方法 - 特許庁

In this transferring, the head control operation section P5 does not use the CPU bus 105.例文帳に追加

この転送にあたって、ヘッドコントロール処理Ｐ５は、ＣＰＵバス１０５を使用しない。 - 特許庁

For example, initialization of the LCD controller is started every time when a specified time elapses (S5), bus width of a data bus between an LCD and a CPU is set (S6), and a bus width being used is set when a plurality of widths of connection bus with the CPU can be set.例文帳に追加

例えば、所定の時間経過毎にＬＣＤコントローラの初期化を開始し（Ｓ５）、ＬＣＤＣとＣＰＵとのデータバスのバス幅の設定を行い（Ｓ６）、ＣＰＵとの接続バス幅が複数設定できる場合、使用するバス幅の設定を行う。 - 特許庁

The DMA controller and CPU which has acquired the bus master right of the internal system bus 13 hand over the bus master right to the CPU and DMA controller which claim the bus mater right when the memory controller or I/O controller are not able to perform access to the SDRAM and input/output device.例文帳に追加

内部システムバス１３のバスマスタ権を獲得したＤＭＡコントローラ，ＣＰＵは、メモリコントローラ，Ｉ／ＯコントローラがＳＤＲＡＭ，入出力装置をアクセス不可の場合は、バスマスタ権を要求しているＣＰＵ，ＤＭＡコントローラにバスマスタ権を譲渡する。 - 特許庁