「Clock In」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

When my alarm clock goes off, I always stop it in my sleep. 例文帳に追加

目覚し時計が鳴ると、いつも寝ているうちに止めてしまうのです。 - Tanaka Corpus

We bought a camera, a clock and some dishes in that store. 例文帳に追加

私達はあの店でカメラと時計と何枚かの皿を買いました。 - Tanaka Corpus

When my alarm clock goes off, I always stop it in my sleep.例文帳に追加

目覚し時計が鳴ると、いつも寝ているうちに止めてしまうのです。 - Tatoeba例文

We bought a camera, a clock and some dishes in that store.例文帳に追加

私達はあの店でカメラと時計と何枚かの皿を買いました。 - Tatoeba例文

In the Pentium II, the backside bus operates at one-half the processor clock speed. 例文帳に追加

Pentium IIでは、バックサイドバスはプロセッサのクロック速度の半分で動作する。 - コンピューター用語辞典

On many computers, clock time is measured in nanoseconds 例文帳に追加

多くのコンピュータのクロック時間はナノ(十億分の1)秒で表わされる - コンピューター用語辞典

A selector 14 receives the delayed clock outputted from the phase delay means 13 and a clock outputted from the PLL circuit 12, and uses the delayed clock as an operational clock when only clock in one system acting as a currently used system is interrupted, but otherwise uses a clock outputted from the PLL circuit 12 as an operational clock.例文帳に追加

セレクタ１４は、位相遅延手段１３の出力する遅延クロックとＰＬＬ回路１２から出力されるクロックを入力して、現用系となる一方の系統クロックのみに断が発生したときには遅延クロックを運用クロックとする一方、これ以外の場合にはＰＬＬ回路１２から出力されるクロックを運用クロックとする。 - 特許庁

The method of generating the calibrated clock includes a step of receiving a free-running fast clock, a step of receiving a free-running slow clock, a step of modifying the free-running slow clock, to provide a calibrated slow clock, having a specified frequency relation to the fast clock, and a step of providing a phase-compensation signal which represents phase error in the calibrated slow clock.例文帳に追加

較正クロックを生成する方法として、自走式高速クロックを受け取るステップと、自走式低速クロックを受け取るステップと、自走式低速クロックを修正して、高速クロックと指定の周波数関係を有する、較正低速クロックを提供するステップと、較正低速クロック中の位相誤差を表す、位相補償信号を提供するステップとを含む。 - 特許庁

A radio communication apparatus has a configuration in which when the harmonic component of a certain clock signal required by a portion using a clock signal overlaps on the reception frequency, the other clock signal is generated, the generated clock signal is transmitted to the portion using the clock signal and the target portion generates the certain clock signal from the other clock signal.例文帳に追加

無線通信装置においてクロック信号を使用する部分が必要とする一のクロック信号の高調波成分が受信周波数と重複する場合他のクロック信号を生成し、これを前記クロック信号を使用する部分に向けて伝送し、目的部分において他のクロック信号から一のクロック信号を生成する構成とした。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

The counting value of the 1/40 counter 100 is held in a register 110 synchronously with the low-speed clock in supplying the high-speed clock, and the TSF timer value 108 is held in a register 142.例文帳に追加

高速クロックの供給の際に低速クロックに同期して1/40カウンタ100の計数値がレジスタ110に保持され、TSFタイマ値108がレジスタ142に保持される。 - 特許庁

The data in the second data bus is subjected to the shift-mask in a half-clock cycle by the shift-mask circuit 3, and written in the register or the memory 4 with a half-clock cycle.例文帳に追加

第２のデータバスのデータを、前記シフト・マスク回路３で半クロックサイクルでシフト・マスク処理して、前記レジスタ又はメモリ４に半クロックサイクルで書き込む。 - 特許庁

To provide an inertia device that maintains high accuracy in spite of variation in the period of an external clock signal, and outputs inertia data in synchronization with the external clock signal.例文帳に追加

外部クロック信号の周期に変動があっても高精度であり、しかも外部クロック信号に同期した慣性データを出力できる慣性装置の提供。 - 特許庁

To provide a configuration in which a clock line can be shortened all over a circuit, in providing a clock signal in a semiconductor integrated circuit.例文帳に追加

半導体集積回路におけるクロック信号の供給において、回路全体を通しクロックラインを短縮し得る構成を提供することを目的とする。 - 特許庁

In S2, the name of an alarm clock start station is set in an operation part provided in a portable terminal.例文帳に追加

Ｓ２において、携帯端末機に備えた操作部で目覚まし起動駅名を設定する。 - 特許庁

To provide a signal transmission device in which jitter occurring in a clock signal is eliminated.例文帳に追加

クロック信号に生じるジッタを解消した信号伝送装置を提供する。 - 特許庁

As a result, the noise component in the frequency of the reference clock in the apparatus can be reduced.例文帳に追加

この結果、装置内基準クロックの周波数のノイズ成分を低減できる。 - 特許庁

In this solid state image pickup device, the output clock of a clock amplitude control circuit 10 is applied to the gate of a reading switch.例文帳に追加

固体撮像装置は、クロック振幅制御回路１０の出力クロックが読み出しスイッチのゲートに印加される。 - 特許庁

Compared with the case where there is only one clock input terminal for one system, a smaller number of clock buffer stages is required in the marco block.例文帳に追加

１系統のクロック入力端子が１個の場合に比べてマクロブロック内のクロックバッファ段数は少なくて済む。 - 特許庁

In the case of stopping the reference clock, both of the reference clock and the output of the voltage-controlled oscillator are masked.例文帳に追加

基準クロックを停止させる場合に、基準クロックおよび電圧制御発振器の出力の両方をマスクする。 - 特許庁

To provide an alarm clock for surely waking up consciousness of a person in regard to the alarm clock.例文帳に追加

本発明は目覚まし時計に関し、意識を確実に目覚めさせる目覚まし時計を提供することを目的としている。 - 特許庁

An AD conversion part 11 executes AD conversion in accordance with a sampling clock SCK selected by the clock changeover switch 16.例文帳に追加

ＡＤ変換部１１は、クロック切替スイッチ１６で選択されたサンプリングクロックＳＣＫに従ってＡＤ変換を行う。 - 特許庁

The recording clock PLL circuit 26 generates the recording clock signal in accordance with the output signal of the low pass filter 34.例文帳に追加

この記録クロックＰＬＬ回路２６はローパスフィルタ３４の出力信号に対応して記録クロック信号を発生する。 - 特許庁

The clock switching circuit outputs the second clock in response to the completion of the optimization of the nonvolatile memory.例文帳に追加

前記クロック切替え回路は、前記不揮発性メモリの最適化の完了に応答して前記第２クロックを出力する。 - 特許庁

In the case of 0% average brightness, for example, the voltage control circuit 14 controls the clock generating circuit 7 to generate a reference clock frequency f0.例文帳に追加

電圧制御回路１４は、例えば平均輝度０％の場合には基準クロックfoを生成するように制御する。 - 特許庁

A clock oscillation control circuit 60 controls an oscillated frequency of the clock signal in response to the output of the accumulation.例文帳に追加

累積加算した出力に応じてクロック発振制御回路６０によりクロック信号の発振周波数を制御する。 - 特許庁

A second phase shift clock generating circuit 7 generates second clocks in the same way as the first phase shift clock generating circuit does.例文帳に追加

第２の位相シフトクロック生成回路７は、第１の位相シフトクロック生成回路と同様に第２のクロックを生成する。 - 特許庁

A clock control circuit 32, in a power saving period, stops the supply of clock signals to a CPU 11 and an ICTL 18.例文帳に追加

クロックコントロール回路３２は、節電期間では、ＣＰＵ１１及びＩＣＴＬ１８へのクロック信号の供給を停止する。 - 特許庁

To provide a clock distribution circuit in which the number of signal lines for distributing clock signals to functional modules may be decreased.例文帳に追加

機能モジュールにクロック信号を分配するための信号線を削減可能にしたクロック分配回路を提供する。 - 特許庁

To provide a clock recovery device and a clock recovery method where jitter is less even in the case of demodulating multi-value phase modulation signal.例文帳に追加

多値位相変調の復調においてもジッタの少ないクロック再生装置およびクロック再生方法を提供する。 - 特許庁

To more accurately detect a clock abnormality than a disconnection detecting circuit for monitoring the abnormality of a clock system in a conventional manner.例文帳に追加

従来のクロック系の異常監視を行う断検出回路よりも高精度にクロックの異常検出を行う。 - 特許庁

To provide a sampling clock generation circuit and teletext broadcasting data sampling circuit, in which a more accurate sampling clock can be generated from an input signal, without being affected by the accuracy of a slice level.例文帳に追加

入力信号から、スライスレベルの精度に影響されずにより正確なサンプリングクロックを生成する。 - 特許庁

To provide a clock recovery circuit that can attain PLL locking in a short period of time, stably extract a clock, and can be compatible with high speed and broadbanding.例文帳に追加

短時間でPLLロックでき、クロック抽出動作も安定な、高速、広帯域対応のクロックリカバリ回路を提供する。 - 特許庁

To provide an operation timing verification device capable of performing a clock skew calculation in consideration of a clock delay time inside a macro.例文帳に追加

マクロ内部でのクロック遅延時間を考慮したクロックスキュー計算が可能な動作タイミング検証装置を提供する。 - 特許庁

In a step SD, the clock timing is allocated to each register so that the minimized clock cycle T can be achieved.例文帳に追加

ステップＳＤにおいて、最小化されたクロック周期Ｔが実現されるように各レジスタにクロックタイミングを割り付ける。 - 特許庁

Thus, the device is adaptive to a secular change in the reference clock and a voltage- controlled oscillator and can stably output a synchronization clock.例文帳に追加

このため、基準クロックや電圧制御発振器の経時変化に対応でき、安定して同期クロックを出力できる。 - 特許庁

The shift registers successively shift data in synchronization with a clock signal B from the succeeding rising of a clock signal B.例文帳に追加

シフトレジスタ２１〜２Ｎは、クロック信号Ｂの次の立ち上がりからクロック信号Ｂに同期して順次データをシフトする。 - 特許庁

The clock frequency corresponding to the temperature is read from the data table and set in the writing clock frequency setting part 25.例文帳に追加

その温度に対応するクロック周波数をテーブルから読み出し、書き込みクロック周波数設定部25に設定する。 - 特許庁

To detect clock oscillation frequency anomaly and clock oscillation termination anomaly among a plurality of clocks used in an encoder.例文帳に追加

エンコーダ内に使用される複数のクロック間でのクロックの発振周波数異常や発振停止異常を検出する。 - 特許庁

In a state where the display device is first initialized, a pixel clock and a memory reading clock are set to the largest values.例文帳に追加

ディスプレイ装置が初期化されている状態では、ピクセル・クロックおよびメモリ読出しクロックは最大値に設定されている。 - 特許庁

To provide a clock path extraction device for shortening a time for analysis of a clock system in timing verification.例文帳に追加

タイミング検証におけるクロック系統の解析時間を短縮することのできるクロック経路抽出装置を提供する。 - 特許庁

In the reception side LSI 2, the data are sampled by the source clock and then synchronized with the system clock of the reception side LSI 2.例文帳に追加

受け側ＬＳＩ２ではそのソースクロックでデータをサンプリングした後、受け側ＬＳＩ２のシステムクロックに同期化させる。 - 特許庁

To provide a method for providing a video data stream at a clock rate independent of a pixel clock rate in a video processor unit.例文帳に追加

ビデオ処理装置において、ピクセルクロック速度に無関係なクロック速度でビデオデータストリームを提供する方法を開示する。 - 特許庁

The electric wave-corrected world clock is constituted to be tuned to various standard waves, by reducing the number of turns of the coil in the antenna section of the conventional radio wave-corrected clock and adding a variable capacitor to the clock.例文帳に追加

従来の電波修正時計のアンテナ部分のコイルの巻き数を増減し、可変蓄電器を付加し、様々な標準電波に同調する電波修正世界時計 - 特許庁

To provide a duplication system that is operated independently of a scale of a clock skew between dual systems in a duplicate system that is operated by a clock step synchronously with a clock signal.例文帳に追加

クロックに同期してロックステップ動作する２重化システムにおいて、２重系間でのクロック・スキューの大きさにかかわらず、動作可能な２重化システムを提供する。 - 特許庁