「Clock In」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In which I project myself on top of a time card punch clock例文帳に追加

私自身をタイムカードレコーダーに投影したものです - 映画・海外ドラマ英語字幕翻訳辞書

That bell's ring is coming from the alarm clock in your room, right?例文帳に追加

このベルって あなたの部屋の目覚まし時計ですよね? - 映画・海外ドラマ英語字幕翻訳辞書

I heard the cuckoo clock go off in the background.例文帳に追加

電話の向こうから 鳩時計の鳴るのが聞こえたんだ - 映画・海外ドラマ英語字幕翻訳辞書

I repaired the clock, it is now in order. 例文帳に追加

時計を修理したので、今は調子良く動いている。 - Tanaka Corpus

I bought this old clock at an antique stall in the market. 例文帳に追加

私は市場の骨董品屋でこの古時計を買った。 - Tanaka Corpus

The quality of craftsmanship in this clock company is unsurpassed.例文帳に追加

この時計会社の優れた技巧は群を抜いている。 - Tatoeba例文

I repaired the clock, it is now in order.例文帳に追加

時計を修理したので、今は調子良く動いている。 - Tatoeba例文

I bought this old clock at an antique stall in the market.例文帳に追加

私は市場の骨董品屋でこの古時計を買った。 - Tatoeba例文

a clock that contains a mechanism that uses electricity in some way 例文帳に追加

電気を利用する何らかの機構を組み入れた時計 - EDR日英対訳辞書

a clock that uses a semiconducting element in its basic mechanism 例文帳に追加

基本的な機構に半導体素子を利用した時計 - EDR日英対訳辞書

MOVING AVERAGE ARITHMETIC PROCESSING METHOD IN CLOCK DEVIATION CHANGE例文帳に追加

クロック偏差変化時の移動平均演算処理方法 - 特許庁

the cuckoo in the clock chirped mirthful hours. 例文帳に追加

時計の中のカッコウは、かん高い声で時間を告げました。 - Ouida『フランダースの犬』

in the old days in Japan, a water clock that indicated time by utilizing changing water level 例文帳に追加

昔,水の流出による水位の変化を利用した水時計 - EDR日英対訳辞書

In a clock divider 112, a basic clock signal 101 is subjected to 1/2 frequency division to generate a clock signal 107 dedicated to memory operation.例文帳に追加

クロック分周器１１２は、基本クロック信号１０１を２倍の周期に分周してメモリ動作用のクロック信号１０７とする。 - 特許庁

Similarly, the request signal is transmitted to the clock and the clock advances the clock frequency to be supplied to the integrated circuit in response to the request signal.例文帳に追加

同様に、要求信号がクロックに送られ、それに反応してクロックが集積回路に供給されるクロック周波数を上げる。 - 特許庁

The clock generation section inserts a clock pulse having a different demultiplication ratio at intervals equivalent of a predetermined number of clock pulses in accordance with a command from the control section.例文帳に追加

クロック発生部は、制御部からの指示に応じて、分周比が異なるクロックを所定のクロックパルス数間隔で挿入する。 - 特許庁

To generate a highly accurate SSC (Spread Spectrum Clock) while reducing a circuit area in a clock generation circuit generating a normal clock and the SSC.例文帳に追加

ノーマルなクロックとＳＳＣとを生成するクロック発生回路における回路面積を低減しながら、高精度のＳＳＣを生成する。 - 特許庁

A pattern counter control part 74 is operated, in synchronization with a higher-speed clock signal 80 than the clock signal 28 by the clock circuit 84.例文帳に追加

パターンカウンタ制御部７４は、クロック回路８４による、クロック信号２８よりも高速なクロック信号８０に同期して動作する。 - 特許庁

To generate an in-device clock synchronized with a reference clock signal without interruption even when a clock supply cable is disconnected by mistake.例文帳に追加

クロック供給用のケーブルが誤って抜かれたとしても、常に基準クロック信号に同期した装置内クロックを生成できるようにする。 - 特許庁

A same polarity clock and a reversed polarity clock which polarity is in noninverted and inverted relation to an external clock, respectively, are generated.例文帳に追加

外部クロックに対して極性がそれぞれ非反転及び反転の関係にある同極性クロック及び逆極性クロックを生成する。 - 特許庁

A sine wave generating circuit 20 generates a sine wave signal having the same frequency of a clock in synchronization with the clock from the clock-generating circuit 12.例文帳に追加

正弦波発生回路２０は、クロック発生回路１２からのクロックに同期して、同じ周波数の正弦波信号を発生する。 - 特許庁

The clock multiplexer 116 receives a second clock input and determines a low phase input level in the second clock input signal.例文帳に追加

クロックマルチプレクサ１１６は、第２のクロック入力を受信し、第２のクロック入力信号における低フェーズ入力レベルを判定する。 - 特許庁

In this clock synthesizing circuit, two clock signals are combined to obtain a high speed clock synthesis signal and the resultant signal is used for a test.例文帳に追加

このクロック合成回路において２つのクロック信号は合成されて高速のクロック合成信号が生成されてテストに用いられる。 - 特許庁

To effectively inhibit the clock jitter of a clock system circuit even when a power-supply voltage is fluctuated in circuits excepting a clock system.例文帳に追加

クロック系以外の回路において電源電圧変動が発生した場合であっても、クロック系回路のクロックジッタを有効に抑制する。 - 特許庁

A clock signal delay division circuit 2 generates a row of clock signals obtained by compositing at least one delay clock signal in which a clock signal is delayed at arbitrary time, based on the clock signal generated by a clock signal generation section 1.例文帳に追加

クロック信号遅延分割回路２は、クロック信号発生部１によって生成されたクロック信号に基づいて、クロック信号を任意の時間だけ遅延させた１以上の遅延クロック信号を合成して成るクロック信号列を生成する。 - 特許庁

To return the sampling clock SK of each slave station of a main-rear integrated type protective relay device, in the restoration of a vanished common clock KA of each slave station, from an internal clock KB to the clock KA while minimizing the fluctuation by the slippage between the clock KA and the clock KB.例文帳に追加

主後一体形保護継電装置の各子局の消失した共通クロックＫ_A が復旧したときに、各子局のサンプリングクロックＳＫを、クロックＫ_A と内部クロックＫ_Bのずれによる変動を少なくして、クロックＫ_BからクロックＫ_A に戻す。 - 特許庁

In a device for generating a clock signal having a desired phase from input multi-phase clock signals, an intermediate clock generator (11) generates, by using one of the input multi-phase clock signals as a reference clock signal, multi-phase intermediate clock signals in which one cycle is equal to a plurality of cycles of the reference clock signal.例文帳に追加

入力された多相クロック信号から所望の位相のクロック信号を生成する装置において、中間クロック生成器（１１）は、多相クロック信号のいずれか一つを基準クロック信号として、基準クロック信号の複数周期を１周期とする多相中間クロック信号を生成する。 - 特許庁

A delay phase lock part generates the delay clock by delaying a phase of the shift clock oscillated in the ring oscillator to a phase of the reference clock based on the reference clock and the shift clock to which the insertion pulse is inserted.例文帳に追加

遅延位相ロック部は、基準クロックと、挿入パルスを挿入されたシフトクロックとに基づいて、リング発振器において発振されるシフトクロックの位相を基準クロックの位相に対して遅らせて、遅延クロックを生成する。 - 特許庁

In a method and a device which generate a quadrature clock, a quadrature clock generating device contains a clock generator which provides a double clock which has a double frequency of that of a received reference clock.例文帳に追加

本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。 - 特許庁

To realize a clock synchronization master selection device that can take synchronization of a clock of a slave unit, even for transmission stop of a clock synchronizing signal in a clock synchronization master, and to realize a clock synchronization master selection method.例文帳に追加

クロック同期マスタにおけるクロック同期信号の送信停止時においても、スレーブ機器のクロックの同期をとることができるようにするクロック同期マスタ選択装置、及びクロック同期マスタ選択方法を実現する。 - 特許庁

The clock generator generates a plurality of clock frequencies and generates a low speed clock frequency when there is no write or read request to the memory in place of a usual clock frequency (high speed clock frequency).例文帳に追加

クロック発生器は複数のクロック周波数を発生すると共に、メモリへの書き込み要求や読み出し要求がないときには、通常のクロック周波数（高速のクロック周波数）から低速のクロック周波数に切り替える。 - 特許庁

When a plurality of clock gate circuits are arranged in a clock tree path, it is determined whether to multiplex or integrate the clock gate circuits for settling skew of clock signals output from the clock gate circuits within an allowable range.例文帳に追加

クロックツリー経路に複数のクロックゲート回路を配置したとき、クロックゲート回路が出力するクロック信号のスキューを許容範囲に収めるためにクロックゲート回路の多重化又は統合を行うかを判定する。 - 特許庁

To provide a clock recovery device capable of recovering a desired clock on the basis of clock frequency information without using the adaptive clock method in a network configuration wherein no common network clock can be used between node devices.例文帳に追加

ノード装置間で共通の網クロックを使用できないような網構成において、アダプティブクロック法を用いず、クロック周波数情報に基づいて所望のクロックを再生することが可能なクロック再生装置を提供する。 - 特許庁

A corresponding digital bit to express an internal clock cycle is generated in response to each cycle of the internal clock and the digital bit is outputted to the emulation controller as output clock speed different from clock speed of the internal clock.例文帳に追加

内部クロックの各サイクルに応答して、内部クロックサイクルを表す、対応するデジタルビットが生成され、該デジタルビットは、内部クロックのクロック速度とは異なる出力クロック速度として、エミュレーションコントローラへ出力される。 - 特許庁

The area net B is charged based on a second clock later by 120° in phase than a first clock and is discharged based on a third clock later by 120° in phase than the second clock.例文帳に追加

領域ｎｅｔＢは、第１クロックよりも位相が１２０度だけ遅れた第２クロックに基づいて充電され、第２クロックよりも位相が１２０度だけ遅れた第３クロックに基づいて放電される。 - 特許庁

In this clock generating circuit receiving a reset signal PLL- RST, a computing element 12 measures the period of the input clock IN and calculates a count for synchronization between a delay clock DL-PUT and an input clock IN on the basis of the measured period and sets the count to a counter 13.例文帳に追加

リセット信号PLL-RSTが入力されると、演算器１２は、パルスカウンタ９で入力クロックINの周期を計測し、その値にもとづいて、遅延クロックDL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ１３へ設定する。 - 特許庁

Positions of clock terminals CKT formed in the latches 21-2N in which clock signals are inputted are formed also in line in the longitudinal direction.例文帳に追加

ラッチ２_1〜２_N に設けられたクロック信号が入力されるクロック端子ＣＫＴの位置も縦方向に一直線にそろえられて形成されている。 - 特許庁

Data is written in a data RAM 12 in synchronism with a bus clock 20.例文帳に追加

データＲＡＭ１２は、バスクロック２０に同期してデータが書き込まれる。 - 特許庁

If the adjustment in delta is negative, then the clock is slowed down in a similar fashion. 例文帳に追加

deltaの調整量が負の場合、同様の方法でクロックを遅くする。 - JM

To correct the acquired clock time of acquired data, prior to the correction, to be an accurate acquired clock time in a recorder, capable of correcting the internal clock by acquiring accurate clock information from the outside.例文帳に追加

外部から正確な時刻情報を取得して内部時計を修正する記録装置において、修正前の取得データの取得時刻を正確な取得時刻に補正させる。 - 特許庁

To provide a clock generation circuit and a system including the clock generation circuit and capable of flexibly setting or controlling the duty ratio of a clock signal in accordance with the scale or characteristics of a circuit for receiving the clock signal.例文帳に追加

クロック信号を受ける回路の規模や特性に応じてクロック信号のデューティ比を柔軟に設定または制御できるクロック生成回路およびそれを含むシステムを提供する。 - 特許庁

The TS is written in a FIFO 22 at a rate of an input clock, and the TS is read out of the FIFO 22 by the clock (conversion clock) of a fixed rate from a clock generating part 24.例文帳に追加

入力クロックのレ−トでＴＳがＦＩＦＯ２２に書き込まれ、クロック発生部２４からの一定レ−トのクロック（変換クロック）でＦＩＦＯ２２からＴＳが読み出される。 - 特許庁

This memory module comprises a clock generator configured to generate first and second internal clock signals in relation to an external clock signal, and a register configured to receive the first and second internal clock signals.例文帳に追加

メモリモジュールは、外部クロック信号を関連して、第１及び第２内部クロック信号を発生するクロック発生器と第１及び第２内部クロックを受信するレジスタを備える。 - 特許庁

To provide a clock monitoring circuit in a clock synchronizing system for detecting clock abnormality even when the circuit scale is small, and for notifying the detected abnormality to the system as a clock abnormality status.例文帳に追加

回路規模が小さくてもクロック異常を検出し、システムに対してクロック異常ステータスとして通知することができるクロック同期システムにおけるクロック監視回路を提供する。 - 特許庁

To reduce noise included in a control signal when it is inputted to a gated clock circuit, to prevent fluctuation of the clock signal of the gated clock circuit, and to stabilize an operation of the gated clock circuit.例文帳に追加

ゲーテッドクロック回路に入力される際の制御信号に含まれるノイズを低減し、ゲーテッドクロック回路のクロック信号の変動を防止し、ゲーテッドクロック回路の動作を安定化させる。 - 特許庁