「Column row」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

In the memory, an address diving circuit divides an (s+t)-bit internal address signal into an s-bit row address signal and a column address signal having (t) bits (t is smaller than s) by responding to the internal address signal.例文帳に追加

アドレス分配回路が、（ｓ＋ｔ）ビットの内部アドレス信号に応答して、内部アドレス信号を、ｓビットの行アドレス信号と、ｓよりも小さいｔビットの列アドレス信号とに分配する。 - 特許庁

A display matrix part 200 includes a pixel circuit 210 arranged in the form of a matrix, a plurality of gate lines Y1, Y2, .. extending in the row direction, and a plurality of data lines X1, X2, .. extending in the column direction.例文帳に追加

表示マトリクス部２００は、マトリクス状に配列された画素回路２１０と、行方向に伸びる複数のゲート線Ｙ１，Ｙ２…と、列方向に伸びる複数のデータ線Ｘ１，Ｘ２…とを有している。 - 特許庁

An imaging unit 130 creates a first captured image which is long in a column direction, and a second and a third captured images which are long in a row direction and include photographed bodies of its both sides, are respectively picked up by different image sensors which are different each other.例文帳に追加

撮像部１３０は、縦長の第１の撮像画像と、この両側の被写体を含む横長の第２および３の撮像画像とのそれぞれを互いに異なる撮像素子により生成する。 - 特許庁

To reduce resolution of an image by changing a reduction rate in a row direction and a column direction respectively without using a high performance circuit as well as avoiding increase of a circuit scale.例文帳に追加

回路規模の増大を回避しつつ、高性能の回路を用いなくても、行方向および列方向のそれぞれにおいて縮小率を変化させながら１つの画像の解像度を縮小する。 - 特許庁

The aperture 43 is set so that a pitch on a virtual line A along the row direction is made smaller and smaller toward a lower end 434 from an upper end 433 of the aperture 43 in the column direction.例文帳に追加

開口部４３は、行方向に沿った仮想線Ａ上のピッチが、列方向における開口部４３の上端部４３３から下端部４３４に向かって小さくなるように設定されている。 - 特許庁

PCM modules may be associated with an additive latency that enables a column address, generated by a memory controller for example, to be provided to a DIMM immediately after the DIMM receives a row address.例文帳に追加

ＰＣＭモジュールは、ＤＩＭＭが行アドレスを受信した直後に、メモリコントローラによって生成される列アドレスをＤＩＭＭへ供給することを可能にするアディティブレイテンシと関連することができる。 - 特許庁

To provide a display device capable of controlling lighting similarly even in the case of deciding a display row by the latch and even in the case of storing column display data in a memory by the latch in a panel-display.例文帳に追加

パネルディスプレイにおいて、ラッチにより表示行を決める場合でも、ラッチによりメモリ内に列表示データを格納する場合でも、同じように点灯制御できる表示装置を提供する。 - 特許庁

After this writing, the data are successively read out of the first and second memories 21a and 21b for each column in the row direction and respectively located at the odd-numbered positions and the even-numbered positions and the serial data to be outputted are generated.例文帳に追加

この書き込み後、第１、第２のメモリ２１ａ、２１ｂから行方向に列ごとにデータが順に読み出され、それぞれを奇数位置と偶数位置に配置して、出力するシリアルデータが生成される。 - 特許庁

An adder section 26 summates by each column the external value logarithmic ratios by N columns respectively outputted from the block row processing sections 23, 24, 25 to update the pseudo a priori value logarithmic ratios by N columns.例文帳に追加

加算部２６は、複数個のブロック行処理部２３，２４，２５からそれぞれ出力されるＮ列分の外部値対数比を、列ごとに加算して、Ｎ列分の擬似事前値対数比を更新する。 - 特許庁

The display system constituted by electrically serially connecting LED lamps is set as a display item at either the row or column of a table displayed on an edit screen of a computer.例文帳に追加

ＬＥＤランプを電気的にシリアル接続して構成する表示系統を、コンピュータの編集画面上に表示したテーブル（表）の行または列いずれか一方に、表示項目として設定する。 - 特許庁

The column control circuit 2 and the row control circuit 3 makes parasitic capacitance of the memory cells MC which are included in unit cell arrays MAT01-11 and in which re-writing is not performed accumulate the prescribed electric charges at a time t14.例文帳に追加

カラム制御回路２及びロウ制御回路３は、単位セルアレイＭＡＴ０１〜１１に含まれ且つ書き換えを行わないメモリセルの寄生容量に時刻ｔ１４で所定電荷を蓄積させる。 - 特許庁

The plastic film 11 is folded with a folding line 17a of a column direction and a folding line 17b of a row direction, and the semiconductor in which the circuit block 13 is mounted in a high density is completed.例文帳に追加

プラスチックフィルム１１は、行方向の折り畳み線１７ａおよび列方向の折り畳み線１７ｂで折り畳まれ、回路ブロック１３が高密度に実装された半導体装置が完成する。 - 特許庁

Also an array comprising such pixel structures logically organized in rows and columns is described, as well as a method for selecting a row or column of pixel structures in such an array.例文帳に追加

また、行および列に論理的に構成されたそのような画素構造を含むアレイ、および、そのようなアレイにおいて画素構造の行または列を選択するための方法が説明されている。 - 特許庁

It is configured so as to edit the basic information and payment determination information, having the same beneficiary certificate identification information and the same date, when the information is changed, in the exchange information are displayed in the same row or column.例文帳に追加

また、交換情報のうち、同じ受給者証識別情報および異動年月日を持つ基本情報および支給決定情報同士を同じ行または列に表示するよう編集する。 - 特許庁

A display matrix part 200 includes a pixel circuit 210 arranged into a matrix form, a plurality of gate lines Y1, Y2, .. extending in the row direction, and a plurality of data lines X1, X2, .. extending in the column direction.例文帳に追加

表示マトリクス部２００は、マトリクス状に配列された画素回路２１０と、行方向に伸びる複数のゲート線Ｙ１，Ｙ２…と、列方向に伸びる複数のデータ線Ｘ１，Ｘ２…とを有している。 - 特許庁

The first transistor T1 is formed at the first arranging point O1 of four image cells Ca arranged in the row and column directions, and the second transistor T2 is formed at the second arranging point O2.例文帳に追加

行方向及び列方向に配列された４つの画像セルＣａの第１配置点Ｏ１には第１トランジスタＴ１が形成され、第２配置点Ｏ２には第２トランジスタＴ２が形成される。 - 特許庁

The round steel pipes 9 and the soil cement column row wall 1 at a depth part corresponding to the sand layer 4 are formed with a plurality of slits 6 to form the water passing parts 7 allowing underground water to pass through.例文帳に追加

砂層４に相当する深度部分の丸型鋼管９及びソイルセメント柱列壁１には、スリット６が複数形成されており、地下水が通水可能な通水部７が形成されている。 - 特許庁

An area between adjacent tower post columns and a rectangular area located between a tower post column and row and the pad of the chip outer circumference part are extracted as an area for equalizing wiring gaps respectively.例文帳に追加

また、隣接するタワーポスト列の間の領域およびタワーポスト列行とチップ外周部のパッドとに挟まれた矩形領域も、それぞれ、配線間隔の均等化を行う領域として抽出する。 - 特許庁

Each substitution judgment part writes a faulty address into an associative memory cell array CAM-ARY when a faulty memory cell where the column and row addresses of the faulty memory cell that has already been stored differ is found.例文帳に追加

各置換判定部は、連想メモリセルアレイＣＡＭ＿ＡＲＹに、すでに記憶している不良メモリセルの行および列アドレスが異なるアドレスの不良メモリセルが発見された時にのみ、不良アドレスを書きこむ。 - 特許庁

To provide a temperature control system in which a plurality of heaters are arranged in row/column directions through a switch element to attain simplicity of wiring, in which an effect of leaking current from other heater to an arbitrary heater is alleviated.例文帳に追加

ヒータをスイッチ素子を介して行／列方向に複数配置して配線の簡素化を図った温度制御システムにおいて、任意ヒータにおける他のヒータからの漏れ電流の影響を緩和する。 - 特許庁

One of the two signal lines DTL assigned by pixel column is connected to the pixel 13 included in one upper pixel row among the two pixel rows assigned by scanning line WSL.例文帳に追加

１画素列ごとに割り当てられた２つの信号線ＤＴＬの一方が、走査線ＷＳＬごとに割り当てられた２つの画素行のうち上側の１画素行に含まれる画素１３に接続されている。 - 特許庁

In this case, the horizontal calculation part 8 weighs a pixel value contained in the horizontal addition range among row pixel values to each column, and outputs the added pixel values as a horizontal addition pixel value.例文帳に追加

この場合に、水平演算部８は、行の画素値のうち水平加算範囲に含まれる画素値を、各列に重み付けして加算し、加算された画素値を水平加算画素値として出力する。 - 特許庁

METHOD OF EFFICIENTLY ROTATING IMAGE DEFINED BY IMAGE MATRIX WITH EACH PIECE OF DATA IMAGE CORRESPONDS TO SPECIFIED IMAGE ROW AND COLUMN OF IMAGE MATRIX, GRAPHICS CONTROLLER AND IMAGE DISPLAY SYSTEM例文帳に追加

画像の各データが画像マトリクスの特定の画像行および特定の画像列に対応している画像マトリクスにより定義される画像を効率的に回転する方法、グラフィックス・コントローラ及び画像表示システム - 特許庁

The higher rib of the row rib and the column rib has the dielectric constant lower than the dielectric constant of the lower rib, and is consisted by at least two of the rib materials having different dielectric constant.例文帳に追加

さらに前記ロウ隔壁とカラム隔壁の高い隔壁は、低い隔壁の誘電率より低い誘電率を持って、誘電率が異なる少なくとも二つ以上の隔壁材から成ることを特徴とする。 - 特許庁

However, if a pixel drive signal line or a vertical signal line is electrically disconnected, the electrical signals of the pixels of the corresponding row or column cannot be read, resulting in poor image quality owing to a line fault.例文帳に追加

しかし、画素駆動信号線、もしくは、垂直信号線を電気的に切り離した場合、その行、もしくは列の画素の電気的信号は読み出せず、線欠陥となり、画質的に不良となる。 - 特許庁

A row-directional gate line GL is arranged between column directions of display dots G and C, and gates of display dot switching transistors SW of G (green) and C (cyan) are connected to the gate line GL from both sides.例文帳に追加

Ｇ，Ｃの表示ドットの列方向の間に行方向のゲートラインＧＬを配置し、このゲートラインＧＬにＧ（緑）、Ｃ（シアン）の表示ドットスイッチングトランジスタＳＷのゲートを両側から接続する。 - 特許庁

A column selection circuit is arranged in each of the memory cell array blocks, row addresses are finally decoded resting on the predecode signals, and a sense amplifier (not shown) is connected to an I/O wire.例文帳に追加

各メモリセルアレイブロックにはカラム選択回路が配置されており、出力されたプリデコード信号に基づいて列アドレスの最終的なデコードを行い、図示しないセンスアンプとＩ／Ｏ線を接続する。 - 特許庁

A command signal from the outside is decoded by a command decoder 16, supplied to a control signal generator 17, and a formed control signal is supplied to a row decoder 12, a column decoder 13, and a sense amplifier 14.例文帳に追加

また、外部からのコマンド信号がコマンドデコーダ１６でデコードされてコントロール信号ジェネレータ１７に供給され、形成されるコントロール信号がローデコーダ１２、カラムデコーダ１３、センスアンプ１４に供給される。 - 特許庁

Further, repair analysis can be performed efficiently by rearranging stored column address data and row address data before or after data is stored in CAM (Content Addressable Memory) 6 through exchange, transfer, or the like.例文帳に追加

さらに、CAM（Content Addressable Memory）６にデータを貯蔵する前、又は貯蔵した後に貯蔵されたカラムアドレスデータ及びローアドレスデータを交換、移動等を介した再配列（rearrangement）により効率的にリペア解析を行うことができる。 - 特許庁

The column control circuit 2 and the row control circuit 3 makes parasitic capacitance of the memory cell MC which is included in a unit cell array MAT00 and in which re-writing is not performed accumulate the prescribed electric charges at a time t 11.例文帳に追加

カラム制御回路２及びロウ制御回路３は、単位セルアレイＭＡＴ００に含まれ且つ書き換えを行わないメモリセルＭＣの寄生容量に、時刻ｔ１１で所定の電荷を蓄積させる。 - 特許庁

Row scanning lines Y1-Y5 line-sequentially receive pulse voltages through a pulse voltage generating circuit 701 and a current to flow through column scanning lines X1-X5 is detected by a detection circuit 702 every time.例文帳に追加

行走査線Ｙ１〜Ｙ５はパルス電圧発生回路７０１によって線順次にパルス電圧を受け、その度に列走査線Ｘ１〜Ｘ５に流れる電流が検知回路７０２によって検出される。 - 特許庁

Capacitor elements (S) having the same structure as a memory cell capacitor (MS) are arranged along a row or column direction, these capacitor elements are coupled in parallel, and a capacitor type anti-fuse is realized.例文帳に追加

メモリセルキャパシタ（ＭＳ）と同一構造を有する容量素子（Ｓ）を、行または列方向に沿って整列して配置し、これらの容量素子を並列に結合して、キャパシタ型アンチヒューズを実現する。 - 特許庁

This display device includes a display cell 1, and the display cell 1 can include a matrix of electrodes arranged in the shape of a row (L0-L8) and a column (C0-C68) in a liquid crystal and a closing cavity.例文帳に追加

表示デバイスは、表示セル１を含み、表示セル１は、液晶および閉鎖空洞中に行（Ｌ０〜Ｌ８）と列（Ｃ０〜Ｃ６８）の形で配置された電極のマトリックスを含むことができる。 - 特許庁

The rope bodies 4 connecting adjacent two modules 1 in the row or the column direction are mutually crossed at a point where each of corner parts of four modules 1 are butted in a cross shape.例文帳に追加

４枚のモジュール１の各角部が十字状に突き合わされる箇所では、行方向又は列方向に隣接する２枚のモジュール１の角部同士を連結する綱体４同士を互いに交絡させる。 - 特許庁

This semiconductor memory is constituted by arranging blocks 10 having a plurality of sections operated independently mutually in the direction of X (column) and Y (row) of a chip respectively.例文帳に追加

本発明に係る半導体記憶装置は、互いに独立して動作する複数のセクションを有するブロック１０を、チップのＸ（カラム）方向およびＹ（ロー）方向にそれぞれ複数個ずつ配置して構成されている。 - 特許庁

(i) Underwater acoustic equipment utilizing acoustic waves, acoustic equipment for determining the position of vessels, measuring equipment for the horizontal speed of the equipment carrier relative to the seabed at distances between the carrier and the seabed, or components therefor (excluding those listed in the middle column of row 15) 例文帳に追加

（一）　音波を利用した水中探知装置、船舶用の位置決定装置若しくは船舶用の対地速力の測定装置又はこれらの部分品（一五の項の中欄に掲げるものを除く。） - 日本法令外国語訳データベースシステム

To provide a method in which sense current lines in a cross-point memory are connected so that the effect of reverse leakage from unaddressed row or column lines (257, 258) is greatly reduced, and a device.例文帳に追加

アドレス指定されていない行又は列線(257,258)からの逆方向漏れ電流の影響を大幅に低減するような、交点メモリアレイ(25)のセンス電流線を接続する方法と装置の提供。 - 特許庁

From the state, for instance, at the time of adding a movement blur in the vertical direction, the object in the black round shape becomes the image in which the movement blur is generated in the vertical direction as indicated in the center column top row.例文帳に追加

この状態から、例えば、縦方向に動きのある状態の動きボケを付加すると、黒丸状の被写体は、中列最上段に示すように上下方向に動きボケが生じた画像となる。 - 特許庁

A light emitting body array 101 comprising plural light emitting elements 2 disposed in a column direction is connected to a position shift means 102, and its control part 103 is composed of a CPU 104, a ROW 105, a RAM 106, and an input/output port 107.例文帳に追加

複数の発光素子２を並び列に配列した発光体アレイ１０１を、位置シフト手段１０２に連結し、それらの制御部１０３はＣＰＵ１０４，ＲＯＭ１０５，ＲＡＭ１０６，入出力ポート１０７で構成する。 - 特許庁

A command generating section 350 generates a plurality of commands indicating an operation related to the SDRAM 120, based on the row selection information, column selection information and memory bank information representing the state of a memory bank.例文帳に追加

コマンド生成部３５０は、行選択情報と、列選択情報と、メモリバンクの状態を示すメモリバンク情報とに基づいてＳＤＲＡＭ１２０に関する動作を指示する複数のコマンドを生成する。 - 特許庁

When the entire region of 2 row×2 column is regarded as one pixel and the gray scale is varied from region to region, mean gray scale of the entire pixels can be represented by 16 steps or more.例文帳に追加

しかるに、２行・２列の領域全体を一つの画素とみなして、各領域毎に階調を変化させることで、画素全体の平均階調を１６段階以上で表すことが可能となる。 - 特許庁

When writing new display date in a liquid crystal panel, line- sequential scanning is performed in the time T_p1, and a potential of a selected row electrode is set to V_r, and the potential of all the column electrodes is set to -V_c.例文帳に追加

液晶パネルに新たな表示を書き込む際には、時間Ｔ_ｐ１において線順次走査し、選択した行電極の電位をＶ_ｒに設定し、全ての列電極の電位を−Ｖ_ｃに設定する。 - 特許庁

In a display area 101a on an element substrate, a plurality of scanning lines 112 are formed extended in the direction of X (row), and a plurality of data lines 114 are formed extended in the direction of Y (column).例文帳に追加

素子基板上の表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に延在して形成されている。 - 特許庁

Selected bits are set in an ECC matrix along each row and each column such that encoding for the ECC matrix allows N-bit error correction and (N-1)-bit error detection.例文帳に追加

ＥＣＣマトリクスに対するエンコーディングがＮビット・エラーの訂正及び（Ｎ−１）ビット・エラーの検出を可能にするように、選択されたビットが各列及び各行に沿ってＥＣＣマトリクスにセットされる。 - 特許庁

Consequently, the number of vias being inserted into an interconnect line can be decreased as compared with a conventional interconnect line structure requiring a plurality of vias for extending the interconnect line in the row direction or column direction.例文帳に追加

そのため、行方向または列方向に配線経路を伸ばすために複数のビヤを必要とする従来の配線構造に比べて、配線経路に挿入されるビヤの数を減らすことができる。 - 特許庁