「Column row」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

To expand a selection margin by averaging selection discharges in a panel where the selection discharge across a row electrode pair and a column electrode is generated easier in the upper end part and the lower end part than in the central part in the display area.例文帳に追加

行電極対と列電極との間の選択放電が表示領域内の中央部に比して上端部および下端部が発生し易くなっているパネルにおいて、選択放電を平均化し、選択マージンを拡大する。 - 特許庁

When the pixels are arrayed in a two dimensional matrix, for example, the block is made into a two-row and two-column matrix shape and the rewriting order of the pixels is determined as shown in a matrix pattern 10, then the picture is rewritten according to the order.例文帳に追加

ピクセルが２次元のマトリックス状に配列されている場合には、例えばブロックを２行２列のマトリックス状とし、ピクセルの書換え順序をマトリックスパターン１０に示すように定め、その順序に従って画像を書換える。 - 特許庁

Also, instead of this connecting cable, the signal ringing can be prevented by connecting a damping resister having a resister value almost equal to the above-mentioned characteristic impedance in series with each wiring in the column or row direction.例文帳に追加

またこの接続ケーブルに代えて、前記特性インピーダンスに略等しい抵抗値を有するダンピング抵抗を、列方向或は行方向配線のそれぞれに直列に接続することにより、信号のリンギングを防止することができる。 - 特許庁

This device grows a vine family plant along the panels, by forming the raising wall surface, by arranging a large number of panels in a row in at least the vertical direction along the wall part or the column part of the building and the other structure.例文帳に追加

建造物その他の構築物の壁部又は柱部に沿わせて少なくとも上下方向に多数のパネルを列設することにより育成用壁面を形成し、該パネルに沿わせてツル科植物を成長せしめる装置である。 - 特許庁

A base vector generating circuit 14 generates a base vector constituting a partial space including row vector groups (h_1, h_2) constituting the transport function matrix H and generates a transformation matrix U using an Hermite-conjugate column vector.例文帳に追加

基底ベクトル生成回路１４は、伝達関数行列Ｈを構成する行ベクトル群（ｈ_１、ｈ_２）が含まれる部分空間を構成する基底ベクトルを生成し、エルミート共役となる列ベクトルを用いて変換行列Ｕを生成する。 - 特許庁

The driving method is for a plasma address display in which display cells having column shaped signal electrodes and plasma cells having row shaped discharging channels that have exposed electrodes and electrodes covered by dielectric material are overlapped.例文帳に追加

列状の信号電極を備えた表示セルと、露出電極及び誘電体で覆われた被覆電極を有する行状の放電チャンネルを備えたプラズマセルとが重ね合わされてなるプラズマアドレス表示装置の駆動方法である。 - 特許庁

In this solid-state imaging element, first photoelectric conversion elements 350 and second photoelectric conversion elements 360 are arranged in a square lattice shape, respectively, and disposed in positions shifted from each other in a row direction X and a column direction Y by 1/2 of an array pitch.例文帳に追加

第１の光電変換素子３５０と第２の光電変換素子３６０がそれぞれ正方格子状に配列され、互いに配列ピッチの１／２だけ行方向Ｘ及び列方向Ｙにずれた位置に配列されている。 - 特許庁

Also, the failure information of the column and row addresses that are not the relief decision line which is read from the failure memory 2a is set to be a relief judgment object fail address 3c, which is subjected to operation processing for allocating the remaining redundancy spare lines.例文帳に追加

また、不良メモリ２ａから読み出される救済確定線でない行，列アドレスの不良情報が救済判定対象フェイルアドレス３ｃとなり、これを演算処理して残りの冗長予備線の割付けがなされる。 - 特許庁

In the case of outputting a packet stream from the 1st synchronous DRAM, when the 2nd synchronous DRAM is not in ready, the row and column addresses of the 1st synchronous DRAM are returned to addresses where a transmission error takes place and the data are retransmitted.例文帳に追加

さらに、第１のシンクロナスＤＲＡＭからパケット列を出力する際に、第２のシンクロナスＤＲＡＭがレディ状態でなくなれば、第１のシンクロナスＤＲＡＭの行アドレスと列アドレスを、伝送エラーが生じたアドレスに戻し、データを再送する。 - 特許庁

First and second switch elements 15, 16 connecting respectively first and second storage points 41, 42 to first and second row signal lines COLa COLb are controlled individually by first and second column signal lines ROWa, ROWb.例文帳に追加

第１、第２の記憶点４１、４２を、第１、第２の行信号線ＣＯＬａ、ＣＯＬｂにそれぞれ接続する第１、第２のスイッチ素子１５、１６が、第１、第２の列信号線ＲＯＷａ、ＲＯＷｂで個別に制御されている。 - 特許庁

A picture display means 32 develops picture data with 2 rows and 2 columns into a picture container part 6 as picture parts 5, of a prescribed area allocated on memory, respectively, and also re-arranges the picture parts 5 according to the row and column numbers.例文帳に追加

画像表示手段３２は、２行２列の画像データをメモリ上に割り当てられている所定のエリアである画像コンテナ部６内に画像部５としてそれぞれ展開するとともに、画像部５を行列番号に基づいて再配置する。 - 特許庁

In accordance with a row counter 153, a column counter 154 and a field counter 155, a rendering section 152 displays on a display section 161, as a pixel value, imaging data from an imaging data supply section 141 or mask data from mask data supply.例文帳に追加

描画部１５２は、行カウンタ１５３、列カウンタ１５４およびフィールドカウンタ１５５に従って、撮像データ供給部１４１からの撮像データまたはマスクデータ供給からのマスクデータを画素値として表示部１６１に表示させる。 - 特許庁

When an operation enable-signal CS is 'H', corresponding memory cells 11i,j in a memory block 10 are selected based on address signals A0-A3 decoded by a row decoder 20 and a column decoder 30, and connected to bit lines BLi, /BLi.例文帳に追加

動作可能信号ＣＳが“Ｈ”のときは、行デコーダ２０と列デコーダ３０で解読されたアドレス信号Ａ０〜Ａ３に基づいて、メモリブロック１０中の該当するメモリセル１１_ｉ，ｊが選択され、ビット線ＢＬｉ，／ＢＬｉに接続される。 - 特許庁

Relating to this telephone set, a dial key 18A and a function key 18B in a key matrix 18 are set respectively in row and column directions and a control section 21 detects selectively the depression of a dial key and depression of a function key.例文帳に追加

キーマトリクス１８内のダイヤルキー１８Ａと機能キー１８Ｂとを行方向及び列方向の何れか一方の方向にそれぞれ分割して配置し、制御部２１はダイヤルキーの押下と機能キーの押下を選択的に検出する。 - 特許庁

The word-line conductive layers 41a-41d include: grooves T1B arranged at first pitches P1 in the column direction in the memory region AR1 and formed into a stripe-like shape using the row direction as a longitudinal direction; and grooves T2 arranged at second pitches P2 in columns in the peripheral region AR2, and formed in a stripe-like shape using the row direction as a longitudinal direction.例文帳に追加

ワード線導電層４１ａ〜４１ｄは、メモリ領域ＡＲ１にてカラム方向に第１ピッチＰ１をもって配列されて、ロウ方向を長手方向とするストライプ状に形成された溝Ｔ１Ｂ、周辺領域ＡＲ２にてカラムに第２ピッチＰ２をもって配列されて、ロウ方向を長手方向とするストライプ状に形成された溝Ｔ２を備える。 - 特許庁

This device is a semiconductor memory consisting of a plurality of memory cells arranged along a row and a column, word lines connected to all rows are pre-charged (standby state) based on specification of a row address externally specified, that is, activation of address buffer output, simultaneously, redundancy discrimination operation and address decoding operation are started in parallel.例文帳に追加

本発明の半導体記憶装置は、行及び列に沿って配列された複数のメモリセルからなる半導体記憶装置であり、外部から指定される行アドレスの指定、即ちアドレスバッファ出力の活性化を契機として、全ての行に接続されるワード線をプリチャージ（待機状態）し、同時に冗長判定動作とアドレスデコード動作を並行して開始する。 - 特許庁

Width of transparent electrodes X1a, Y1a in a column direction performing sustain discharge through each discharging gap g1 of a pair of row electrodes X1, Y1 constituting a row electrode pair (X1, Y1) is set 150 μm or less, and partial pressure of xenon in discharge gas sealed in a discharge space is set 6.67 kPa or more.例文帳に追加

行電極対（Ｘ１，Ｙ１）を構成する一対の行電極Ｘ１，Ｙ１のそれぞれの放電ギャップｇ１を介してサステイン放電を行う透明電極Ｘ１ａ，Ｙ１ａの列方向の幅が１５０μｍ以下に設定され、放電空間内に封入される放電ガス中のキセノン分圧が、６．６７ｋＰａ以上に設定されている。 - 特許庁

The top of the array substrate is provided with a plurality of short-circuit wiring 51 which are formed of the semiconductor layers and short-circuit the semiconductor layers of the switching elements arrayed in every row, a plurality of video signal lines connected for every column of the pixel sections and a plurality of scanning lines Sga connected to the control terminals of the respective switching elements for every row of the pixel sections.例文帳に追加

アレイ基板上には、半導体層により形成され、各行に並んだスイッチング素子の半導体層同士を短絡した複数の短絡配線５１、画素部の列毎に接続された複数の映像信号線、画素部の行毎にそれぞれスイッチング素子の制御端子に接続された複数の走査線Ｓｇａが設けられている。 - 特許庁

An amplifier 12 and an A/D converter 130 are arranged corresponding to each column of light receiving elements 110 that are arranged two dimensionally for achieving high-speed reading, and at the same time the gain of an amplifier when reading a next row based on the read one-row signals by a sensitivity-controlling circuit 152 for adaptive sensitively adjustment.例文帳に追加

２次元に配置した受光素子１１０の一行毎に対応してアンプ１２０、Ａ／Ｄ変換器１３０を配置して高速での読み出しを可能にするとともに、読み出した１列分の信号を基にして次の列を読み出す際のアンプのゲインを感度制御回路１５２によって調整することで適応的な感度調整を行う。 - 特許庁

(2) The provision of Article 2 shall not apply in the following cases; provided, however, that this shall not apply to goods listed in row 35-3 (1) and (6) and in the middle column of rows 37 to 45 of appended table 2 (in the case of goods listed in row 35-3(1) and (6) of the same table, limited to those specified by the Minister of Economy, Trade and Industry in public notice; in the case of goods listed in the middle column of row 42 of the same table, excluding psychotropics exported by a person who falls under Article 50-11, item (ii) of the Narcotics and Psychotropics Control Act (Act No. 14 of 1953)). 例文帳に追加

２　第二条の規定は、次に掲げる場合には、適用しない。ただし、別表第二の三五の三の項（一）及び（六）並びに三七から四五までの項の中欄に掲げる貨物（同表の三五の三の項（一）及び（六）に掲げる貨物にあつては経済産業大臣が告示で定めるものに限り、同表の四二の項の中欄に掲げる貨物にあつては向精神薬であつて麻薬及び向精神薬取締法（昭和二十八年法律第十四号）第五十条の十一第二号の規定に該当する者が輸出するものを除く。）については、この限りでない。 - 日本法令外国語訳データベースシステム

When a vertical scanning circuit 21 selects a row of the pixel 20 and a horizontal scanning circuit 22 simultaneously selects a plurality of columns of pixels 20, a pixel signal corresponding to the plurality of selected columns is composed by a column connection line 35a in pixel signals outputted to a vertical signal line 28 from the pixel 20 belonging to the selected column.例文帳に追加

垂直走査回路２１により画素２０の行を選択すると共に、水平走査回路２２により画素２０の複数の列を同時に選択すると、選択された行に属する画素２０から垂直信号線２８に出力された画素信号のうち、選択された複数の列に対応する画素信号を、カラム接続線３５ａにより合成する。 - 特許庁

The memory block B is equipped with: multiple memory cells C provided in matrix configuration; multiple sub bit lines BL provided for each column; multiple word lines WL provided for each column and row, and common to the multiple memory blocks B; and a switch circuit SC for connecting a corresponding main bit line GL to any of the multiple sub bit lines BL.例文帳に追加

メモリブロックＢは、行列状に設けられた複数のメモリセルＣと、列ごとに設けられた複数の副ビット線ＢＬと、列及び行ごとに設けられ、複数のメモリブロックＢに共通である複数のワード線ＷＬと、対応する主ビット線ＧＬを複数の副ビット線ＢＬのいずれかに接続するスイッチ回路ＳＣとを備える。 - 特許庁

In the access control circuit, when the plurality of addresses changed in order are specified and the information of nonvolatile memory elements corresponding to the plurality of addresses are read, a plurality of nonvolatile memory elements arranged in the column directions in some columns are selected in order in accordance with the change of the address among the plurality of nonvolatile memory elements arranged in the row and column directions.例文帳に追加

アクセス制御回路は、順に変化する複数のアドレスが指定されて、複数のアドレスに対応する不揮発性メモリ素子の情報を読み出す場合において、行方向および列方向に配列された複数の不揮発性メモリ素子のうち、ある列において列方向に並ぶ複数の不揮発性メモリ素子をアドレスの変化に応じて順に選択させる。 - 特許庁

In the display panel in which a front glass substrate and a back glass substrate face each other in parallel, row electrodes are formed on the front glass substrate, and the column electrodes are formed on the back glass substrate, column electrodes D1 formed on the back glass substrate 10 are formed on the surface opposite to the surface facing the front glass substrate of the back glass substrate 10.例文帳に追加

前面ガラス基板と背面ガラス基板が平行に対向され、前面ガラス基板に行電極が形成され、背面ガラス基板に列電極が形成されているディスプレイパネルにおいて、背面ガラス基板１０に形成されている列電極Ｄ１が、背面ガラス基板１０の前面ガラス基板に対向している面と反対側の面に形成されている。 - 特許庁

A display device having a screen of cell array constitution such that cells in a cell column constituting a column of matrix display generate the same color and adjacent cell columns generate different colors is used and display pixels as groups of a plurality of cells corresponding to respective pixels of an input image are shifted in row position, field by field, to perform interlaced display.例文帳に追加

マトリクス表示の列を構成するセル列においてセルの発色が同一であり、かつ隣り合うセル列どうしの間で発色が異なるセル配列構成の画面をもつ表示デバイスを用い、入力画像の各画素に対応する複数のセルの組である表示画素の位置をフィールドごとに行方向にずらしてインタレース表示を行う。 - 特許庁

The diode limiter device includes, by way of example, transmission lines connected between an input terminal into which a high frequency radar signal is input and an output terminal connected with a load, and a plurality of multiple row, multiple column diode groups connected between the transmission lines and a ground and comprising antiparallel diode pairs connected in a column direction.例文帳に追加

一例のダイオードリミタ装置は、高周波レーダ信号が入力される入力端子と負荷が接続される出力端子の間に、接続された伝送線路と、これらの伝送線路と接地の間に接続され、列方向に各々の逆向きダイオード対が接続されて構成された複数の、複数行複数列のダイオード群とを有する。 - 特許庁

To solve the problem in terms of the number of touches and operability of a Japanese character input keyboard of a current portable IT adapted to input a Japanese character by combining a consonant column and a vowel row in a Romanized Japanese syllabary chart, the problem being more serious in English character input.例文帳に追加

現在の携帯型ＩＴの和文入力鍵盤はローマナイズ五十音図によって、子音列の指定と母音段の指定を組み合わせて入力するが、タッチ数と操作性において問題を残し、英文入力は一層問題が多い。 - 特許庁

Positions along the resistive element connect to each of the rows (14) or columns (16) such that each of the different positions along the resistive element supplies a different voltage to the respective row or column than a remainder of the positions.例文帳に追加

各行（１４）または各列（１６）に接続される抵抗素子上の位置は、抵抗素子上の異なる位置のそれぞれが対応する行または列に、それ以外の部分に印加する電圧とは異なる電圧を印加するような位置になっている。 - 特許庁

Solar cell modules 1 are directly placed on an installation surface G in a plurality of matrices, and a corner part of each of the solar cell modules 1 is connected to a corner part of other adjacent module 1 in a row or a column direction via a short rope body 4.例文帳に追加

太陽電池モジュール１を設置面Ｇ上に複数行×複数列にわたって直置きし、各太陽電池モジュール１の角部を、短尺の綱体４を介して、行方向又は列方向に隣接する他のモジュール１の角部に連結する。 - 特許庁

A pixel circuit Pij in an (i)th row and a (j)th column is provided with a TFT 50a between a left-side data line 10 and a pixel electrode 61 and also provided with a TFT 50b between a right-side data line 10 and the pixel electrode 61.例文帳に追加

ｉ行ｊ列目の画素回路Ｐｉｊにおいて、左側のデータ線１０と画素電極６１との間にはＴＦＴ５０ａが設けられ、右側のデータ線１０と画素電極６１との間にはＴＦＴ５０ｂが設けられている。 - 特許庁

When numerical keys 111 are operated, a symbol representing an anticipated pitch is created by an anticipated pitch creating part 102, and displayed in an area of a 3-row by 3-column area corresponding to the numerical keys 111 at the center of a pitching course specifying frame.例文帳に追加

数字キー１１１を操作すると、配球予想を示すシンボルが配球予想作成部１０２により作成され、配球コース指定枠の数字キー１１１に対応した配球コース指定枠の中心部の３行３列の領域に表示される。 - 特許庁

Then, the writing is prohibited in the memory cell corresponding to the address data stored in the register by the output of the column address data, the row address data, the writing enable data, and the like of the memory cell to which writing is performed from a logic circuit for writing in the memory cell.例文帳に追加

次に、メモリセルへの書き込みをおこなうために、論理回路から書き込みするメモリセルの列アドレスデータ、行アドレスデータ、書き込みイネーブルデータ等の出力により、レジスタに格納したアドレスデータに相当するメモリセルへの書き込みを禁止する。 - 特許庁

To provide a semiconductor test device in which a data inversion signal is generated appropriately based on an address signal supplied to a DUT and which can perform a test even for a DUT in which the number of arrays are different between a row side and a column side of a memory cell.例文帳に追加

メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対しても、ＤＵＴへ供給するアドレス信号に基づいて適正にデータ反転信号を発生して試験実施可能な半導体試験装置を提供する。 - 特許庁

In each sector region 210, four main control gate lines MCG extending along a row direction B, control gate driving sections CGDRV0-3 driving them, and a plurality of sub-control gate lines SCG extending alog a column direction A are provided.例文帳に追加

各セクタ領域２１０には、行方向Ｂに沿って延びる４本のメインコントロールゲート線ＭＣＧと、それらを駆動するコントロールゲート駆動部ＣＧＤＲＶ０〜３と、列方向Ｂに沿って延びる複数のサブコントロールゲート線ＳＣＧとが設けられる。 - 特許庁

An interconnect line can be extended by a length of one interconnect line group in the row direction or column direction by forming one via at the overlapping portion of interconnect line groups LA1 and LB1 or the overlapping portion of interconnect line groups LA2 and LB2.例文帳に追加

配線群ＬＡ１およびＬＢ１の重なり部分または配線群ＬＡ２およびＬＢ２の重なり部分にビヤを１つ形成することによって、配線群１つ分の長さだけ行方向または列方向に配線経路を伸ばすことができる。 - 特許庁

Using a rectangular ultrasonic vibrator 2, when the wavelength of underwater sound wave is defined as λ, the row direction is arranged at an interval of λ; the column direction is arranged at an interval of λ/2; and the received wave signal of twin beams is separated and detected by a FFT processing circuit 8.例文帳に追加

長方形の超音波振動子２を用いて、水中音波の波長をλとする時、行方向をλ間隔で配列し、また列方向をλ／２間隔で配列し、ツインビームの受波信号をＦＦＴ処理回路８で分離検出する。 - 特許庁

Then, in the image sensor, the pixels 60 of all colors are connected to the output lines 67, and the output of the pixels 60 disposed in the same column or the same row is alternately output to the different output lines 67 adjacent on the right and left by multiple pixel.例文帳に追加

そして、撮像素子は、出力線６７に全色の画素６０が接続されていると共に、同列もしくは同行に配設されている画素６０の出力を、複数画素毎に左右に隣接する、異なる出力線６７へ交互に出力する。 - 特許庁

A comparator 32 compares pixel signal voltage Vx in each pixel in each selected row and column of a pixel array part 10 with reference voltage Vr that temporally changes, and an up/down counter 33 sets a count value upon inverting a comparator output to be an AD conversion result.例文帳に追加

比較器３２により画素アレイ部１０の選択行列毎の各画素における画素信号電圧Ｖｘを時間変化する参照電圧Ｖｒと比較し、アップダウンカウンタ３３は比較器出力反転時のカウント値をＡＤ変換結果とする。 - 特許庁

In a 1st step 11, four bits as an element of a 16×16 matrix table specified with a row number which is the high-order four bits of an 8-bit input bit array and a column number which is the low-order four bits are outputted.例文帳に追加

第１ステップ１１においては、８ビットの入力ビット列の上位４ビットを行番号、下位４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

To provide a solid-state imaging device which performs tuning for columns or rows of a pixel array part or allows multi-row and multi-column tuning based on that in many parts, and has no difficulty in process such as voltage resistance generated in an SOC structure.例文帳に追加

画素アレイ部の行数分、列数分またはそれに準ずるような複数行、複数列の多数箇所のチューニング補正が可能で、かつ、ＳＯＣ構造で生じる耐圧などのプロセス的に困難を伴わない固体撮像装置を提供する。 - 特許庁

The gate driver circuit 17 is connected to the pixels by gate lines 13A and 13B, which include gate lines connected by pixels of each row or column and gate lines connecting pixels of a plurality of rows or columns in common.例文帳に追加

また、ゲートドライバー回路部１７と各画素をゲート線１３Ａ、１３Ｂで接続し、ゲート線１３Ａ，１３Ｂは各行又は各列の画素毎に接続されたゲート線と、複数行又は複数列の画素を共通に接続するゲート線を含む構成とする。 - 特許庁

When the size of the image stored in the work memory 14 is smaller than the output size, an image processing circuit 22 performs enlargement processing by data read in the row direction of the work memory 14 after performing enlargement processing by data read in the column direction.例文帳に追加

画像処理回路２２は、ワークメモリ１４に記憶される画像のサイズ出力サイズより小さい場合には、ワークメモリ１４のコラム方向でのデータ読み出しによる拡大処理を行った後に、ロー方向でのデータ読み出しによる拡大処理を行う。 - 特許庁

A ferroelectric liquid crystal display panel 10 comprises a ferroelectric liquid crystal material layer held between two substrates which have column electrode lines 4 and row electrode lines 5 crossing with each other and forming a matrix array of switching elements on the respective inner side faces.例文帳に追加

強誘電性液晶表示パネル１０は、２枚の基板の間で、互いに交差し、スイッチング素子のマトリクスアレイを形成する列電極線４および行電極線５をそれぞれその内側面に有する強誘電性液晶材料の層を含む。 - 特許庁

In an earthquake damage prediction diagram 1 where the inside of an outer frame 2 is 2-dimensionally sorted with an inner frame 3, levels of earthquake intensity such as earthquake scale are arrayed in row direction while levels of structural earthquake-resistance index (Is value) for buildings are arrayed in column direction.例文帳に追加

外枠２の内部が内枠３によって２次元に区分された地震被害予想図１に、行方向には震度階級などの地震の強さの区分を配列し、列方向には建物の構造耐震指標（Ｉｓ値）の区分を配列する。 - 特許庁

As a result, the minimum values of the threshold values of the rows and columns are 0, 4, 28, and even when a multilevel image with a comparatively light density is received, dots can be formed on any row or column with high possibility.例文帳に追加

この結果、行及び列の閾値の最小値を抽出すると、行及び列の最小値は０、４、…、２８となり、比較的濃度の薄い多値画像が入力されても、いずれかの行或いは列にドットが形成される可能性を高くできる。 - 特許庁