「Gating」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

By this channel estimation method and apparatus, the gating process of the entire band channel estimation unit and the gating process of the edge channel estimation unit are separately performed, and thereby a channel frequency response is more accurately calculated even in an edge region.例文帳に追加

このチャンネル推定方法及びその装置によると、全帯域チャンネル推定部にて行われるゲーティング（ｇａｔｉｎｇ）過程とエッジチャンネル推定部にて行われるゲーティング過程とを異なるようにして、エッジ領域に対してもより正確にチャンネル周波数応答が計算される。 - 特許庁

An output OUT of each CAM block is same as a logic potential level of the match line ML segment gating a combination logic gate 211.例文帳に追加

各ＣＡＭブロックの出力ＯＵＴは、組み合わせ論理ゲート２１１がゲートする一致線ＭＬセグメントの論理電位レベルと同じである。 - 特許庁

To provide a power-gating technique for an integrated circuit device wherein a current surge through a power gate transistor is small, having a Sleep Mode of operation.例文帳に追加

パワーゲートトランジスタを通る電流サージが小さい、スリープモード動作を有する集積回路装置のためのパワーゲーティング技術を提供する。 - 特許庁

To provide an electronic circuit device having a power gating function which does not perform malfunction caused by noise generated in a power source.例文帳に追加

本発明の目的は、電源で発生したノイズにより誤動作しないパワーゲーティング機能を備えた電子回路装置を提供することにある。 - 特許庁

A gating network is coupled with the processor unidirectional buses so that the chip is provided with an alternative externally-wired bus structure.例文帳に追加

ゲーティング・ネットワークを、これらのプロセッサ単一方向バスに結合し、チップが代替の外部配線されたバス構造を有することができるようにする。 - 特許庁

The buffer 122 is connected between the memory cell array and the Y-gating circuit and is provided with dual registers corresponding to each of a group of memory cells.例文帳に追加

ページバッファ１２２はメモリセルアレイとＹ−ゲーティング回路との間に連結され、一群のメモリセルの各々に対応するデュアルレジスタを備える。 - 特許庁

In the layout method for a semiconductor integrated circuit, logic synthesis is performed without inserting at least one of the clock gating cells to be inserted in the semiconductor integrated circuit, the cells are laid out based on a result of the logic synthesis, the clock gating cell not inserted in the logic synthesis is inserted after the cell layout, and the inserted clock gating cell is laid out to construct a clock tree.例文帳に追加

本発明にかかるレイアウト方法は、半導体集積回路のレイアウトを行うレイアウト方法であって、半導体集積回路に挿入するクロックゲーティングセルのうち、少なくとも１つのクロックゲーティングセルを挿入せずに論理合成を行い、論理合成の結果に基づいて、セルの配置を行い、セルの配置後に、論理合成において挿入しなかったクロックゲーティングセルを挿入し、挿入したクロックゲーティングセルを配置し、クロックツリーの構築を行う。 - 特許庁

A switching TFT201 formed in a pixel has a multi-gating structure, which is a structure focusing on reduction of an OFF state current value.例文帳に追加

画素内に形成されるスイッチング用ＴＦＴ２０１はマルチゲート構造になっており、オフ電流値の低減に重点をおいた構造となっている。 - 特許庁

A gating 8 capable of preventing the passage of foreign matters such as insects and having apertures is detachably mounted on a mounting part 7 of the opening of the cover main body 1.例文帳に追加

さらにカバー本体１の開口には、虫等の異物の通過を阻止することのできる目開きを有する目皿８を取付部７に着脱自在に設ける。 - 特許庁

To provide a layout device for a semiconductor integrated circuit and a clock gating method, to reduce power consumption by a cell during switching.例文帳に追加

スイッチング時におけるセルによる消費電力を削減することができる半導体集積回路のレイアウト装置及びクロックゲーティング方法を提供すること。 - 特許庁

DIGITAL LOGIC PROCESSING DEVICE AND GATING METHOD OF CLOCK SIGNAL SUPPLIED TO THE SAME, AND SYSTEM ON CHIP INCLUDING THE SAME AND STREAMING PROCESSING SYSTEM USING THE SAME例文帳に追加

デジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステム - 特許庁

A clock gating circuit 330 supplies a clock CLK3 to a signal line 337 only while a valid flag (signal line 316) shows validity.例文帳に追加

クロックゲーティング回路３３０は、有効フラグ（信号線３１６）が有効であることを示している間のみクロックＣＬＫ３を信号線３３７に供給する。 - 特許庁

The system comprises an input gating device 3 set up at the entry of the parking lot and a number reading device 4 set up at each dedicated parking space.例文帳に追加

システムは、駐車場の入口に設けられた入力ゲート装置３と、各専用駐車スペースに設けられたナンバ読取装置４から構成される。 - 特許庁

A modulator 90 generates a modulated bipolar voltage 91 by gating the bipolar voltage 87 by the pulse width modulating signal 89.例文帳に追加

変調器９０は、パルス幅変調信号８９で両極性電圧８７をゲートすることにより、被変調両極性電圧９１を生成する。 - 特許庁

To provide a beam-hopping self-addressed designation packet switching communication system which reduces power consumption by way of power gating a downlink beam frame.例文帳に追加

ダウンリンクビームフレームを電力ゲーティングすることによって電力消費を低減する、ビームホッピング自己アドレス指定パケット交換通信システムを提供する。 - 特許庁

The power gating circuit further includes a circuit for forcibly turning first and second internal power supply voltages to a midpoint reference voltage during a standby mode.例文帳に追加

パワーゲーティング回路は、スタンバイモードの間、第１および第２の内部電源電圧を中間点基準電圧に強制するための回路をさらに含む。 - 特許庁

To simply detach the ball screw mechanism of a mold gating mechanism system in an electromotive vertical injection molding machine using a toggle link mechanism.例文帳に追加

トグルリンク機構を用いた電動式の縦型射出成形機において、型開閉メカニズム系のボールネジ機構の取り外しを、簡単に行えるようにすること。 - 特許庁

To provide a clock distribution circuit capable of preventing a timing violation from occurring on a path including a clock gating signal even in a case where an operational condition is strict.例文帳に追加

動作条件が厳しい場合でも、クロックゲーティング信号を含む経路のタイミング違反の発生を防ぐことができるクロック供給回路を提供する。 - 特許庁

This branch target buffer conditionally enables access to the data entry in compliance with a word line gating circuit associated with a word line inside the branch target buffer.例文帳に追加

分岐ターゲットバッファは、分岐ターゲットバッファ内にあるワードラインと関連したワードラインゲーティング回路に応じてデータエントリに対するアクセスを条件的にイネーブルする。 - 特許庁

Then, the data are transmitted to the memory cell from the register 150 and next external data are simultaneously stored in the register 170 through the Y-gating circuit.例文帳に追加

その後、第２レジスタ１５０からメモリセルにデータが伝達され、同時に次の外部データがＹ−ゲーティング回路を通じて第１レジスタ１７０に貯蔵される。 - 特許庁

A clock gating cell 9 outputs only the reference clock PS0 which has started up when the carry signal C-SEL is the H level as an operating clock BCLK.例文帳に追加

クロックゲーティングセル９は、キャリー信号Ｃ−ＳＥＬがＨレベルのときに立ち上がった基準クロックＰＳ０のみを、動作クロックＢＣＬＫとして出力する。 - 特許庁

The circuit module M making up a scan chain in a semiconductor integrated circuit 100 includes a selection circuit 103, a shift register, and a clock gating circuit 102.例文帳に追加

半導体集積回路１００内のスキャンチェーンを構成する回路モジュールＭは、選択回路１０３と、シフトレジスタと、クロックゲーティング回路１０２を有している。 - 特許庁

The gating circuitry may receive one or more bus control signals and may modify the control signals depending upon the state of permission bit.例文帳に追加

ゲート回路は、１つまたは複数のバス制御信号を受け取ることができ、許可ビットの状態に応じてその制御信号を修正することができる。 - 特許庁

In a liquid feeding device 10, when the front end portion 92a of a first fitting portion 92 of a gating member 90 is detached from a refuelling opening 16b with the discharge pipe 36 turned upward, the gating member 90 is pushed in an X1 direction by the force of a first spring 120 and a second spring 130.例文帳に追加

給油装置１０では、吐出パイプ３６を上向きにした状態で、開閉部材９０の第１嵌合部９２の先端部分９２ａが給油口１６ｂから離間した時点で開閉部材９０が第１ばね１２０と第２ばね１３０のばね力によってＸ１方向に押し出される。 - 特許庁

The enable signal generation part 55 generates a second control signal input to a second clock gating circuit, based on a first control signal input to a first clock gating circuit positioned in a stage subsequent to a first branch point, and a position of a synchronizing circuit positioned in a stage subsequent to the first branch point.例文帳に追加

イネーブル信号生成処理部５５は、第１の分岐点よりも後段に位置する第１のクロックゲーティング回路に入力される第１の制御信号と、第１の分岐点よりも後段に位置する同期回路の位置とに基づいて、第２のクロックゲーティング回路に入力する第２の制御信号を生成する。 - 特許庁

Clock gating is predicted on the basis of a result of the structural analysis to detect RTL description of EN generation logic (S3) and to detect the same EN generation logic (S4).例文帳に追加

構造解析の結果に基づいてクロックゲーティングを予測してＥＮ生成論理のＲＴＬ記述を検出し（Ｓ３）、かつ、同一のＥＮ生成論理を検出する（Ｓ４）。 - 特許庁

To provide a power-gating technique for a column readout amplifier for a DRAM device and a device in which a embedded type DRAM are incorporated and which employs a power-down (or sleep) operation mode.例文帳に追加

ＤＲＡＭ装置、および埋込み型ＤＲＡＭを組込んでパワーダウン（またはスリープ）動作モードを取入れた装置のための、列読出し増幅器のパワーゲーティング技術を提供する。 - 特許庁

To provide a digital writing device which eliminates light volume unevenness at joint positions by gating a luminescence light volume of an end block of a partitioned lighting zone.例文帳に追加

分割した点灯領域の端部ブロックの発光光量を制御することにより、繋ぎ目位置の光量ムラをなくするデジタル書き込み装置を提供すること。 - 特許庁

To attain lower noise, suppression of temperature rise and power saving in power-on of an ASIC using a clock gating-synchronous reset type synchronous FF or in standby of the ASIC using a reset terminal.例文帳に追加

クロックゲーテイングの同期リセット型同期FFを用いたＡＳＩＣのパワーオン時や、ASICのリセット端子を用いたスタンバイ時のローノイズ化、低昇温化、省電力に関する。 - 特許庁

Then, the valve part 98 of the gating member 90 opens the portion between a communication hole 37 and a second recovery hole 106 so as to close a first recovery hole 104.例文帳に追加

そのため、開閉部材９０は、弁部９８が連通孔３７と第２回収孔１０６との間を開放すると共に、第１回収孔１０４を閉止する。 - 特許庁

To provide a circuit design method and a circuit design program for easily and highly precisely inserting a clock gating cell in a circuit where logic synthesis is completed.例文帳に追加

論理合成済みの回路に対して容易かつ高精度にクロックゲーティングセルを挿入することができる回路設計方法、及び回路設計プログラムを提供することである。 - 特許庁

To provide: a base station device can make an optimal synchronism determination in uplink DPCCH gating; mobile communication system; and radio frame synchronism determination method.例文帳に追加

アップリンクＤＰＣＣＨゲーティング時に最適な同期判定を行うことができる基地局装置、移動通信システム及び無線フレーム同期判定方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit and a method for testing the same, which use a clock signal gating technique capable of reducing a power consumption in a test operation.例文帳に追加

テスト動作時の消費電力を低減することのできるクロック信号ゲーティング技術を利用した半導体集積回路およびそのテスト方法の提供を図る。 - 特許庁

A determination part 4 timing-analyzes an enable signal of the clock gating circuit, and determines an upper limit value of delay dispersion for making the enable signal satisfy a set-up condition.例文帳に追加

決定部４により、クロックゲーティング回路のイネーブル信号のタイミング解析を行い、イネーブル信号がセットアップ条件を満たすための遅延ばらつき上限値を決める。 - 特許庁

To allow a gating circuit to switch the responsivity of a photomultiplier tube between ON and OFF states by modulating the voltage bias of the one or more of its electrodes.例文帳に追加

電極の少なくとも一つの電圧バイアスを変調することにより、ゲート回路が、光電子増倍管の感応性をＯＮ状態とＯＦＦ状態とに切り換える。 - 特許庁

To provide a semiconductor device which activates power gating function, at the normal operation, and effectively activates a testing function at testing.例文帳に追加

本発明は、通常動作時にはパワーゲーティング機能が動作するとともに、試験時には試験機能が有効に動作する半導体装置を提供することを目的とする。 - 特許庁

At least one output power signal is outputted to the load (1240), in response at least in part to at least one supplied gating control signal.例文帳に追加

供給された少なくとも１つのゲート制御信号に少なくとも部分的に応答して、少なくとも１つの出力電力信号が負荷に出力される（１２４０）。 - 特許庁

To provide a register circuit decreasing a path delay between registers wherein a control signal en is propagated in comparison with that of a conventional clock gating using gated cells.例文帳に追加

従来のゲーティッドセルを用いたクロックゲーティングに比べて、制御信号ｅｎが伝播されるレジスタ間のパス遅延を縮小することができるレジスタ回路を提供する。 - 特許庁

To reduce the time until a circuit block enters an operating state by power gating while suppressing influence on the operation of a peripheral circuit block.例文帳に追加

周辺の回路ブロックの動作に与える影響を抑制しつつ、パワーゲーティングによって回路ブロックが動作状態に移行できるようになるまでの時間を短くする。 - 特許庁

To reduce electric power consumption by controlling the arrangement position of a clock gating circuit and the like, in a layout device for automatically arranging circuits in a semiconductor integrated circuit chip.例文帳に追加

半導体集積回路チップ内の回路の自動配置を行うレイアウト装置において、クロックゲーティング回路の配置位置等を制御することで低消費電力化を図る。 - 特許庁

The gating circuit capacitively couples a voltage pulse to the photocathode 304 or other electrode of the photomultiplier tube 302 in response to a low-voltage triggering signal.例文帳に追加

ゲート回路は、低電圧トリガ信号に応答して電圧パルスを光電子増倍管３０２の光電陰極３０４又はその他の電極に静電容量的に結合させる。 - 特許庁

When a web browser 12 of a client system 3 issues a request, a gating server 5 receives the request, searches the database and converts its URL into an IP address effective at present.例文帳に追加

クライアントシステム３のウェブブラウザ１２がリクエストを発すると、ゲーティングサーバ５がリクエストを受け取り、データベースを検索して現在有効なＩＰアドレスにＵＲＬを変換する。 - 特許庁

Furthermore, the clock distribution circuit 1 includes an OR circuit 18 for controlling the clock gating signal generated by a combination circuit 16 on the basis of the estimation result of the monitor circuit 17 and a clock gating circuit 12 which distributes clock signals or stops distributing clock signals on the basis of the output signal of the OR circuit 18.例文帳に追加

さらに、クロック供給回路１は、モニタ回路１７の推定結果に基づいて、組合せ回路１６により生成されたクロックゲーティング信号を制御するＯＲ回路１８と、ＯＲ回路１８の出力信号に基づいて、クロック信号を供給又はクロック信号の供給を停止するクロックゲーティング回路１２とを有する。 - 特許庁

To provide a layout method, a layout device and a layout program, for reducing processing time when reducing power consumption by controlling layout of clock gating cells.例文帳に追加

クロックゲーティングセルの配置を制御することによって消費電力を低減する場合に、その処理時間を削減することができるレイアウト方法、レイアウト装置及びレイアウトプログラムを提供すること - 特許庁

A feedback circuit 52 is connected to an input detecting node 32 and an output detecting node 50 to receive an input designation signal and an output designation signal and to generate a gating signal.例文帳に追加

入力指示信号と出力指示信号を受け取り、ゲーティング信号を生成するために、フィードバック回路５２が入力検知ノード３２および出力検知ノード５０と接続されている。 - 特許庁