「Input buffer」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The audio processing unit 20 includes a ring buffer 30 that temporarily retains audio data, and performs input/output processing of the audio data.例文帳に追加

オーディオ処理ユニット２０は、オーディオデータを一時的に保持するリングバッファ３０を有し、オーディオデータの入出力処理を行う。 - 特許庁

The input and output sides of the buffer circuit 11 are connected to the n-type diffusion layer 2 and the p-type diffusion layer 3, respectively.例文帳に追加

バッファ回路１１の入力側がｎ型拡散層２に接続され、出力側がｐ型拡散層３に接続されている。 - 特許庁

Since the data-input switch 1-6 is brought to the off state by receiving the signal, the content of a frame buffer is held.例文帳に追加

また、データ入力スイッチ１−６は、上記信号を受けることによりオフ状態となるため、フレームバッファの内容は保持される。 - 特許庁

A current transformer monitors the common-mode current of which the output is connected to an input of the buffer amplifier to control the transistor.例文帳に追加

変流器はコモンモード電流をモニタし、その出力は緩衝増幅器の入力に接続されて、トランジスタを制御する。 - 特許庁

The image data input from a scanner 101 is encoded by a JPEG encoder 102 and stored in a toggle buffer 107 of a WDMAC 104.例文帳に追加

スキャナ101から入力された画像データはＪＰＥＧ符号器102で符号化され、ＷＤＭＡＣ104のトグルバッファ107に蓄積される。 - 特許庁

A selector circuit 13 selects the output signal of an input buffer 12 and switches connection destinations so as to output the output signal.例文帳に追加

また、セレクタ回路１３は、入力バッファ１２の出力信号を選択して出力するように接続先を切り替える。 - 特許庁

An output of the buffer amplifier is connected to an analogue output terminal J1-1, and is input into an absolute value circuit 23.例文帳に追加

バッファアンプの出力はアナログ出力端子Ｊ１−１に接続されるとともに絶対値回路２３に入力される。 - 特許庁

In this information input device 1A, image data D1 are created from layout data D, and are stored in a buffer 11 for the image data.例文帳に追加

情報入力装置１Ａでは、レイアウトデータＤからイメージデータＤ１が作成されてイメージデータ用バッファ１１に記憶される。 - 特許庁

The latch circuit and the processing circuit input in common the output of a clock buffer (101) which receives the external clock signal.例文帳に追加

前記ラッチ回路と前記処理回路は前記外部クロック信号を受けるクロックバッファ（１０１）の出力を共通に入力する。 - 特許庁

Then, the input side of the oscillation buffer 1 is connected to the feedback resistor 2 and application of trigger voltage is terminated.例文帳に追加

その後、発振バッファ１の入力側と帰還抵抗２との間を接続すると共に、トリガ電圧の印加を終了する。 - 特許庁

This device is provided with a packet input 1, a packet queue group 2, a scheduler 3, a packet divider 4, a packet output 5 and a packet buffer 6.例文帳に追加

パケット入力部１、パケットキュー群２、スケジューラ部３、パケット分割部４、パケット出力部５およびパケットバッファ６を備える。 - 特許庁

A control section 11 transfers the necessary thinning waveform data WD1, WD2, WD3 to an input buffer 13 in accordance with the pitch information of control data CD.例文帳に追加

制御部１１は制御データCDのピッチ情報に基づいて、必要な間引波形データWD1,WD2,WD3…を入力バッファ１３に転送する。 - 特許庁

At the time of performing DC tests, a multiplexer 22 is switched to select an input terminal side and inputs an expected value to each output buffer 21.例文帳に追加

テスト時、マルチプレクサ２２が入力端子側を選択するように切り替わり、各出力バッファ２１に期待値を入力する。 - 特許庁

Data in a database 6 are processed through data image holding buffers in respective buffer pools 1 and 2 by an input/output means 7.例文帳に追加

データベース６のデータは、入出力手段７を通して各バッファプール１、２内のデータイメージ保持バッファを経て処理される。 - 特許庁

The buffer circuit is provided with a plurality of inverters for inverting an input signal at different threshold values and producing output signals.例文帳に追加

それぞれ異なる閾値で入力信号を反転させて出力信号を生成する複数のインバータをバッファ回路に備える。 - 特許庁

The communication control means 4 sets a threshold to the shared buffer that makes information resident therein on the basis of a time when the shared buffer transmits transfer data, the oldest time corresponding to the transfer data, and number of information sets stored and inhibits transfer of information from any input buffer to the shared buffer when number of resident transfer data in the shared buffer reaches a prescribed value.例文帳に追加

通信制御装置は、共有バッファから転送データが送出されたときの時間と当該転送データに対応した最も古い時間と当該格納されている情報数とを基に共有バッファに情報を滞留させるしきい値を設定し、共有バッファの転送データの滞留数が所定値に達したときに入力バッファから共有バッファへの情報の転送を禁止する。 - 特許庁

The configuration is comprised of a combination of a signal current input buffer circuit 3, one simulation resistor circuit 2 and one amplification circuit 4, the signal current input buffer circuit 3 comprising two field-effect trasnsistors J1, J2 and a resistor Rj, to have functions to enhance the high current input efficiency and to widen a circuit bandwidth.例文帳に追加

シグナル電流入力緩衝回路３と一模擬抵抗回路２及び一増幅回路４の組合せから構成され、かつ前記シグナル電流入力緩衝回路３は二つの電界効果トランジスタＪ_１，Ｊ_２と抵抗Ｒ_Ｊより構成されて、高電流入力効率と回路バンド幅を引き上げる機能を有する。 - 特許庁

The voltages on the positive electrode side of battery cells selected by switching elements SW0 to SW5 of a cell selection SW18 are input to a non-inversion terminal of a buffer amplifier 30 with high input impedance, and the voltage Vx1 output from the buffer amplifier 30 is input to a non-inversion terminal of an amplifier 36 of an analog level shifter 22.例文帳に追加

セル選択ＳＷ１８のスイッチング素子ＳＷ０〜ＳＷ５により選択された電池セルの正極側の電圧が入力インピーダンスが高いバッファアンプ３０の非反転端子に入力され、バッファアンプ３０から出力された電圧Ｖｘ１がアナログレベルシフタ２２のアンプ３６の非反転端子に入力される。 - 特許庁

The data constitutions, start addresses, and number of blocks of first and second data transfer can be designated, and the input and output of data at a buffer memory side of the second data transfer is started when the input and output of data at the buffer memory side of the first data transfer is completed, and the other input and output is made executable as the consecutive one.例文帳に追加

第１及び第２のデータ転送のデータ構成、開始アドレス、ブロック数などを指定可能にし、第１のデータ転送のバッファメモリ側の入出力の完了時点で、第２のデータ転送のバッファメモリ側の入出力を開始し、他方の入出力は連続したものとして実行可能にする。 - 特許庁

The OSD section 11 once stores the input image data in a line buffer and reads the image data of the first input port 18 and the image data of the second input port 19 alternately with a double frequency and carries out letter superposing processing, and stores them in the line buffer again and reads and outputs them with one half of the frequency.例文帳に追加

ＯＳＤ部１１は、入力された画像データを一旦ラインバッファに格納し、第１の入力ポート１８の画像データと第２の入力ポート１９の画像データを交互に、２倍の周波数で読み出して文字の重ね合わせの処理を行い、再度ラインバッファに格納し、１／２の周波数で読み出して出力する。 - 特許庁

When an Hi (negate) fixed power only set signal is input to an input buffer part 14 provided in a semiconductor integrated circuit device, an H pulse delay circuit 17 delays a signal output from a Schmidt input buffer 16 by an optional time to output the signal to an H pulse RC filter circuit 18.例文帳に追加

半導体集積回路装置に設けられた入力バッファ部１４にＨｉ（ネゲート）固定のパワーオンリセット信号が入力されている場合、Ｈパルスディレイ回路１７は、シュミット入力バッファ１６から出力された信号を任意の時間遅延してＨパルスＲＣフィルタ回路１８に出力する。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁

To provide a reproducing device and a reproducing method that can minimize the buffer wait time, while securing the buffer capacity needed for variable-speed reproduction for a signal input, having a normal reproduction speed.例文帳に追加

１倍速で入力される信号についての可変速度再生に必要なバッファ容量を確保しつつ、そのバッファ待ち時間の最少化が可能な再生装置及び再生方法が提供される。 - 特許庁

When a mobile DDR-SDRAM is connected, since the reference voltage VREF is not input, the I/O buffer control circuit 8 outputs the buffer control signal CB of an Hi signal.例文帳に追加

Ｍｏｂｉｌｅ ＤＤＲ−ＳＤＲＡＭが接続されると、基準電圧ＶＲＥＦが入力されないので、Ｉ／Ｏバッファ制御回路８は、Ｈｉ信号のバッファ制御信号ＣＢを出力する。 - 特許庁

When transmitting the data to the device body 11 from the IC card 12, the clock signal is inputted to clock input of the FF1R via a buffer CK2S → the transmission passage CLK → a buffer CK1R.例文帳に追加

ＩＣカード１２から装置本体１１に対してデータを送信する場合には、クロック信号が（バッファＣＫ２Ｓ→伝送路ＣＬＫ→バッファＣＫ１Ｒ）を経て、ＦＦ１Ｒのクロック入力へ入力される。 - 特許庁

Thus, the input output device 30 requires no memory read processing that reads contents of the channel program 21 to obtain the data transmission buffer addresses 40 and the data reception buffer addresses 41 at its data transmission reception.例文帳に追加

これにより、入出力装置３０がデータ送受信時にデータ送信バッファアドレス４０及びデータ受信バッファアドレス４１を得るためにチャネルプログラム２１の内容を読出すメモリリ−ドが不要となる。 - 特許庁

When transmitting data to the IC card 12 from the device body 11, a clock signal is inputted to clock input of FF2R via a buffer CK1S →a transmission passage CLK → a buffer CK2R.例文帳に追加

装置本体１１からＩＣカード１２に対してデータを送信する場合には、クロック信号が（バッファＣＫ１Ｓ→伝送路ＣＬＫ→バッファＣＫ２Ｒ）を経て、ＦＦ２Ｒのクロック入力へと入力される。 - 特許庁

A power source system and a ground system of the input buffer and the output buffer are formed as different systems in this semiconductor device having a boundary scan loaded thereon, to thereby enable to set a power source voltage and a ground voltage individually.例文帳に追加

バウンダリスキャンを搭載した半導体装置で、入力バッファと出力バッファの電源系およびグランド系を別系統とし、電源電圧、グランド電圧を個々に設定することを可能とした。 - 特許庁

The method for programming the memory system comprises that data of a page are loaded on a page buffer of the NAND flash memory, an address for specifying the page is input, and the data being loaded on the page buffer are programmed.例文帳に追加

メモリシステムのプログラム方法は、ＮＡＮＤフラッシュメモリのページバッファにページのデータをロードし、前記ページを指定するアドレスが入力され、前記ページバッファにロードされているデータをプログラムする。 - 特許庁

A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit.例文帳に追加

バッファ回路は、入力端子と出力端子との間に、同相バッファＢＵＦと、２つのインバータＩＮＶ１、ＩＮＶ２とが直列接続されたインバータ直列回路とが並列に接続されている。 - 特許庁

Thereafter, when the update of the input buffer (321 or 322) is performed, the control part 33 sets the data changeover part 35 such that the data changeover part 35 changes over to the voice data side in the buffer changeover timing immediately thereafter.例文帳に追加

また、その後、入力バッファ（３２１又は３２２）の更新が行われた場合、制御部３３は、その直後のバッファ切替タイミングで、データ切替部３５を音声データ側に切り替わるように設定する。 - 特許庁

The packet processor 1 is composed of a serial connection of an input buffer 13, a plurality of reconfigurable devices 11, 12, and an output buffer 14, and of fed-back reconfigurable devices 11, 12.例文帳に追加

パケット処理装置１は、入力バッファ部１３、複数のリコンフィギュアブルデバイス１１，１２及び出力バッファ部１４を直列接続し、リコンフィギュアブルデバイス１１，１２をフィードバック接続して構成される。 - 特許庁

A data strobe signal DQS output from the data strobe signal generating circuit DG is fed back to a flip-flop FF3 through an output buffer OB1, input buffer IB1 and DDL circuit 10.例文帳に追加

データストローブ信号発生回路ＤＧから出力されるデータストローブ信号ＤＱＳは、出力バッファＯＢ１、入力バッファＩＢ１、ＤＬＬ回路１０を介してフリップフロップＦＦ３へ帰還される。 - 特許庁

The concentrator/multiplexer comprises a cell buffer 14 for holding a specified data volume of input signal to an ATM processing section 9 sequentially and holding operation of the cell buffer 14 is stopped based on the occurrence of an abnormality.例文帳に追加

ＡＴＭ処理部９への入力信号を逐次、所定データ量保持するセルバッファ１４を備えて構成し、異常の発生に基づいて前記セルバッファ１４の保持動作を停止する。 - 特許庁

The present invention includes an output-stage buffer 1, pre-buffers 2 and 3 which drive the output-stage buffer 1, and control circuits 4 and 5 which control input signals to the pre-buffers 2 and 3 based upon signals that the pre-buffers 2 and 3 output to the output-stage buffer 1.例文帳に追加

この発明は、出力段バッファ１と、出力段バッファ１を駆動するプリバッファ２、３と、プリバッファ２、３が出力段バッファ１へ出力する信号に基づいて、プリバッファへ２、３の入力信号を制御する制御回路４、５と、を備えている。 - 特許庁

A field through level to be detected in the CDS circuit 22 is detected, and the temperature of the buffer circuit 14, namely, that of the scope tip part is detected from a linear relationship between the input/output voltage of the buffer circuit 14 and the temperature of the buffer circuit 14.例文帳に追加

そして、ＣＤＳ回路２２において検出されるフィードスルーレベルを検出し、バッファ回路１４の入出力電圧とバッファ回路１４の温度との線形関係に基づき、バッファ回路１４の温度、すなわちスコープ先端部の温度を検出する。 - 特許庁

A disk drive control part 5b controls the disk device 28 to perform recording and reproducing the video data therein by time-sharing, and also controls timing for reading the video data from the buffer memory 23 as an input buffer means and an output buffer means.例文帳に追加

ディスクドライブ制御部５ｂは、上記ディスク装置２８における上記映像データの記録と、再生とを時分割に行わせると共に、入力バッファ手段及び出力バッファ手段としてのバッファメモリ２３からの上記映像データの読み出しタイミングを制御する。 - 特許庁

To provide a buffer circuit capable of obtaining a high slew rate, while suppressing a stationary bias current of all buffer circuits, by temporarily increasing the bias current to a transistor composing an output buffer during a transient period when an input and output signal is changed.例文帳に追加

入出力信号が変化する際の過渡期間に出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供する。 - 特許庁

To prevent underflow, wherein an input to a buffer does not catch up with an output from the buffer, a transmit pointer is forced to wait at a current end-of-line symbol to transmit fill bits until there are at least two end-of-line symbols stored in the buffer.例文帳に追加

バッファへの入力がバッファからの出力に追いつかなくなるアンダーフローを防止するため、今回の行の行末記号の場所で伝送ポインタを強制的に待機させ、バッファに少なくとも２個の行末記号が記憶されるまで、フィルビットを伝送する。 - 特許庁

The data processing macro has a data processing part for processing data, the buffer with data input and output ports for temporarily storing and burst-transferring the data processed by the data processing part, and a buffer control part for causing the buffer to burst-transfer the stored data.例文帳に追加

該データ処理マクロは、データを処理するデータ処理部と、データ処理部が処理したデータを一時的に蓄積してバースト転送する、データの入力ポートと出力ポートとを有するバッファと、バッファに、蓄積されたデータをバースト転送させるバッファ制御部と、を有する。 - 特許庁

A read means 120 reads or skips encoded data of a bit stream stored in an input buffer 110 and the encoded data are transferred to the input buffer 110 according to the encoded data consumption Q of the read means 120.例文帳に追加

入力バッファ１１０に格納されたビットストリームの符号化データに対し、読み出し手段１２０が読み出し処理または読み飛ばし処理を行い、読み出し手段１２０での符号化データ消費量Ｑに応じて、入力バッファ１１０へ符号化データが転送される。 - 特許庁

An image division means 12 divides an input image 2a equally and perpendicularly when a pixel count width of the input image 2a in a horizontal direction is larger than a line buffer 11 to make a division region smaller than a pixel count width of the line buffer 11 in a horizontal direction.例文帳に追加

画像分割手段１２は、入力画像２ａの水平方向画素数幅がラインバッファ１１より大きい場合には、入力画像２ａを垂直に等分割し、分割領域がラインバッファ１１の水平方向画素数幅より小さくなるようにする。 - 特許庁

Namely, a 2nd PMOS 32 and a 1st NMOS 33, having the gates connected to a data input/output buffer control circuit 24, are connected to a conventional data input buffer 22 composed of a 1st PMOS 31 and a 2nd NMOS 34, which are in series with the 2nd NMOS 34.例文帳に追加

すなわち、第１ＰＭＯＳ３１と第２ＮＭＯＳ３４とからなる従来のデータ入力バッファ２２に、データ入出力バッファ制御部２４へゲートが接続された第２ＰＭＯＳ３２と第１ＮＭＯＳ３３とを第２ＮＭＯＳ３４直列に接続したものである。 - 特許庁

First switch 13, 17 are provided between the input buffer circuit 11 and first correcting circuits 14, 18, second switch 19, 22 are provided between the input buffer circuit 11 and the second correcting circuits 20, 23, and operated complementarily with the first switch.例文帳に追加

第１のスイッチ１３、１７は、入力バッファ回路１１と第１の補正回路１４、１８との間に設けられ、第２のスイッチ１９、２２は、入力バッファ回路１１と前記第２の補正回路２０、２３との間に設けられ、第１のスイッチと相補的に動作する。 - 特許庁

To prevent one portion of information being stored in an input buffer from being lost due to overflow without using an especially large-capacity input buffer when storing continuous information such as image information in a plurality of extents on a medium.例文帳に追加

メディア上の複数のエクステントに映像情報などの連続的情報を記録する場合に、特別に大容量の入力バッファを使用することなく、オーバーフローにより入力バッファに格納された情報の一部が消失するような事態を防止することにある。 - 特許庁