「Input buffer」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

The input protecting circuit includes an input protecting resistor 4 connected between an external input terminal 2 and buffer circuits 3 connected with the internal circuit, and a p-type MOS transistor 5 and an input protective resistor 6 to which one end is connected to a power supply and the other end is connected between the external input terminal 2 and the input protective resistor 4.例文帳に追加

上記課題を解決するために、本発明に係る入力保護回路は、外部入力端子２と内部回路に接続するバッファ回路３との間に接続される入力保護抵抗４と、一端が電源に接続され、他端が外部入力端子２と入力保護抵抗４との間に接続されたｐ型ＭＯＳトランジスタ５及び入力保護抵抗６と、を備える。 - 特許庁

An image processor which performs rotation processing for input image data from an image input portion 12 to generate and output a rotated image from an image output portion 15 secures a buffer of irreducible size needed for the rotation processing according to the angle of rotation of the rotated image in an input buffer portion 13.例文帳に追加

画像入力部１２からの入力画像データに対して回転処理を施して回転画像を生成して画像出力部１５から出力する画像処理装置において、制御部１１による制御の下に、回転画像の回転角度に応じて回転処理に必要な最小限のサイズのバッファを入力バッファメモリ部１３に確保する。 - 特許庁

The level shift circuit 2A includes a first input terminal 11, second input terminal 12, third input terminal 13, first output terminal 21, second output terminal 22, first PMOS transistor 31, second PMOS transistor 32, first NMOS transistor 41, second NMOS transistor 42, first buffer circuit 51A, second buffer circuit 52A, and first inverter circuit 60.例文帳に追加

レベルシフト回路２Ａは、第１入力端子１１、第２入力端子１２、第３入力端子１３、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１バッファ回路５１Ａ、第２バッファ回路５２Ａおよび第１インバータ回路６０を備える。 - 特許庁

The resin member 1 comprising a body part 2 made of resin is provided with a buffer part for dispersing external input load, on the side to which external input load is applied, and a plastically deformable reinforcing member 3 fixed to the body part 2, on the opposite side to the side to which external input load is applied, of the buffer part.例文帳に追加

樹脂製の本体部２を備える樹脂製部材１であって、外部入力荷重が作用する側に外部入力荷重を分散させる緩衝部が設けられるとともに、当該緩衝部の外部入力荷重が作用する側と反対側に、本体部２に固定される塑性変形が可能な補強部材３が設けられることを特徴とする。 - 特許庁

An input is carried out into a + input terminal of an operational amplifier 4 from a lower end of an antenna 1 comprising a metal rod insulated by an insulator 2 by a protection resistor 3, and an output terminal is connected to a - input terminal to operate the operational amplifier 4 as a buffer amplifier.例文帳に追加

碍子２で絶縁した金属棒のアンテナ１の下端から保護抵抗器３で演算増幅器４の＋入力端子に入力し、出力端子は−の入力端子に接続して演算増幅器４をバッファアンプとして動作させる。 - 特許庁

If there is a bit with different logic (the meaning of "1" or "0") between the input data in the input port 1 and the content in the buffer of the input port 1 formed in the RAM, the result of operation of the exclusive OR of 8 bits is not 00(H).例文帳に追加

入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁

If there is a bit different in logic (a meaning of "1" or "0") between the input data of the input port 1 and the buffer contents of the input port 1 formed in the RAM, the arithmetic result of the exclusive OR of 8 bits is not 00(H).例文帳に追加

入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁

Operation commands corresponding to input operations via a key input part 4 are bundled by a CPU 62, a ROM 64, and a RAM 66 to generate an operation command sequence from the series of input operations, and the sequence is recorded in a command reproduction buffer 66B.例文帳に追加

ＣＰＵ６２、ＲＯＭ６４及びＲＡＭ６６により、キー入力部４を介した各入力操作に対応する各操作コマンドが連ねられて一連の入力操作から一の操作コマンド列が生成され、コマンド再生バッファ６６Ｂに記録される。 - 特許庁

The output buffer 9 includes an input terminal, connected to the TxFault output terminal (b), and an output terminal which is pulled up to a predetermined voltage and connected to the TxDisable input terminal (a), and is connected to the external supervisory control signal input/output terminal (g).例文帳に追加

出力用バッファ９は、TxFault出力端子ｂと接続された入力端子と、所定の電圧にプルアップされTxDisable入力端子ａに接続されると共に、外部監視制御信号入出力端子ｇと接続された出力端子とを備える。 - 特許庁

Each scan driving unit consists of a plurality of flip-flops and a plurality of buffer units each receiving an output of the flip-flop as an input.例文帳に追加

各分割走査部は、複数のフリップフロップと複数のフリップフロップの出力を各々入力として有する複数のバッファー部とからなる。 - 特許庁

Or a buffer amplifier for enhancing the reflection characteristic enhancement is connected to an input terminal and an output terminal of the compensation purpose band-pass filter.例文帳に追加

あるいは、反射特性改善用のバッファアンプを、前記補償用帯域通過フィルタの入力端子側および出力端子側に接続する。 - 特許庁

A GOP at the end of the scene is specified on the basis of an end signal, and input pictures of the end GOP are held in a buffer 101.例文帳に追加

終了指示信号に基づき、シーン終端でのＧＯＰを特定し、これら終端ＧＯＰの入力画像をバッファ１０１にて保持する。 - 特許庁

Print data is received from a host device (S1), the received print data is stored in an input buffer (S2), and the end of reception is confirmed (S3).例文帳に追加

ホスト装置から印刷データを受信（Ｓ１）、受信した印刷データは入力バッファに格納（Ｓ２）、受信の終了を確認する（Ｓ３）。 - 特許庁

Sub substrates 35, 37, 70 and 80 use the C-MOSIC such as 74HC244 as input buffer circuits 105, 355, 373 and 705.例文帳に追加

サブ基板３５，３７，７０，８０において、入力バッファ回路１０５，３５５，３７３，７０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁

A BP(Back Pressure) transmission section 404 applies a BP notice to an input buffer 111 to forcibly stop transmission of a valid cell ((2) in Figure A).例文帳に追加

ＢＰ送出部４０４は、入力バッファ１１１に対して有効セルの送出を強制的に停止させるＢＰ通知を行う（（Ａ）の ）。 - 特許庁

Data in which one data unit in an external SDRAM 6 comprises a plurality of bits are temporarily recorded in an input/output data buffer 4.例文帳に追加

外部ＳＤＲＡＭ６における一つのデータ単位が複数のビットにより構成されるデータは入出力データバッファ４に一時記録される。 - 特許庁

When a bar-code key is manipulated, a bar-code input screen is displayed (S30), and a bar-code start code is stored in a bar-code buffer (S31).例文帳に追加

バーコードキーが操作されるとバーコード入力画面が表示され（Ｓ３０）、バーコードバッファ４５にバーコードの開始コードが格納される（Ｓ３１）。 - 特許庁

To provide a video reproducing device that can transmit TS stream data without causing an overflow to an input buffer in the video reproducing device.例文帳に追加

再生装置内の入力バッファが溢れることなく、ＴＳストリームデータを送出することが可能な録画再生装置を提供すること。 - 特許庁

Since a sensor signal line 103 goes via a buffer circuit 104, the signal comes to the input of a latch circuit 105 with a delay of a fixed period of time.例文帳に追加

センサ信号線１０３はバッファ回路１０４を経由するので、一定時間の遅延をもって、ラッチ回路１０５の入力に入る。 - 特許庁

A power-saving circuit 100 disables an input data buffer 102 to a command and an address signal 106 while a DRAM is automatically being refreshed.例文帳に追加

省電力回路１００は、ＤＲＡＭの自動リフレッシュの間にコマンドおよびアドレス信号１０６に対する入力バッファ１０２をディセーブルする。 - 特許庁

To reduce possibility to discard a cell and to reduce required capacity of an input/output buffer by shortening a system changeover time.例文帳に追加

系切り替え時間を短縮することにより、セル廃棄が発生する可能性を低くするとともに入出力バッファの必要量を少なくする。 - 特許庁

The voltage lowering signal is supplied to an input terminal (CLK/TRG terminal) of a counter/timer that a CPU 56 incorporates via a buffer circuit.例文帳に追加

電圧低下信号は、バッファ回路を介してＣＰＵ５６が内蔵するカウンタ／タイマの入力端子（ＣＬＫ／ＴＲＧ端子）に供給される。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁

A focusing evaluation value Eva is input to set up in a buffer Evn in a state that the zoom lens group has been driven to the wide angle side in step S110.例文帳に追加

Ｓ１１０でズームレンズ群を広角側に駆動した状態で、合焦判定用評価値Ｅｖａを入力し、バッファＥｖｎに設定する。 - 特許庁

To provide a circuit for setting the threshold of an input buffer at a desired value while suppressing power consumption.例文帳に追加

本発明は、消費電力を抑えながら入力バッファの閾値を所望の値に設定可能な閾値制御回路を提供することを目的とする。 - 特許庁

When the start-up processing of the main control part 1 is finished, the key-input information is read out from the FIFO buffer 9 and transmitted to the main control part 1.例文帳に追加

主制御部１の起動処理が完了すれば、FIFOバッファ９からキー入力情報を読み出して主制御部１に送出する。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁

A default delay time of the input buffer circuit 1 is set so that the setup time is about a medium time between a maximum time and a minimum time.例文帳に追加

入力バッファ回路１の初期設定は、セットアップ時間が最大と最小の中間程度となるようにディレイ時間が設定されている。 - 特許庁

Purchased merchandise information corresponding to a merchandise code input through a scanner 65 is stored in a purchased merchandise information buffer 72.例文帳に追加

スキャナ６５を介して入力された当該商品コードに対応する買上商品情報を買上商品情報バッファ７２に記憶する。 - 特許庁

To provide a sample/hold(S/H) circuit, with which there is no error caused by parasitic capacitance in the input side of a buffer amplifier and current consumption is not enlarged.例文帳に追加

バッファアンプの入力側の寄生容量による誤差がなく、かつ消費電流が大きくならないサンプル・ホールド回路を提供する。 - 特許庁

In this mode, no commands are available; instead, the standard input is written directly to the editor buffer. 例文帳に追加

このモードでは、コマンドを実行することはできません。 そのかわり、標準入力から入力されたデータは、直接エディタバッファへと書き込まれます。 - JM

A second input buffer 26 compares the potential V2 of the second terminal P2 with a second threshold voltage Vth2 lower than the first voltage VL1.例文帳に追加

第２入力バッファ２６は、第２端子Ｐ２の電位Ｖ２を、第１電圧ＶＬ１より低い第２しきい値電圧Ｖｔｈ２と比較する。 - 特許庁

To reduce input/output processing load when reflecting the contents of a buffer in a host computer to a database area in a minor storage device sub-system.例文帳に追加

ホストコンピュータのバッファの内容を副記憶装置サブシステム上のデータベース領域へ反映させる際に入出力処理負荷を低減させる。 - 特許庁

In an image data processor 1, an image-capturing temporary buffer 16 holds image data showing an image captured by an image data input means 2.例文帳に追加

画像取り込み用テンポラリバッファ１６は、画像データ入力手段２により取り込まれた画像イメージを示している画像データを保持する。 - 特許庁

The input buffer 100 receives an external data signal EXTDQ and a reference potential VREF and outputs an internal data signal DIN.例文帳に追加

入力バッファ１００は外部データ信号ＥＸＴＤＱと参照電位ＶＲＥＦを受けて内部データ信号ＤＩＮを出力する。 - 特許庁

A speed command signal with a pulse width corresponding to the reference rotational speed of the motor 23 is input to the drive circuit 38 through a buffer circuit 40.例文帳に追加

モータ２３の基準回転速度に対応するパルス幅の速度指令信号は、バッファ回路４０を介してドライブ回路３８に入力される。 - 特許庁

A differential input circuit part and an output circuit part, which constitute the buffer amplifier for the single power source, incorporate respective independent DC bias circuits.例文帳に追加

単一電源用バッファアンプを構成する差動入力回路部と出力回路部に、それぞれ独立した直流バイアス回路を内蔵する。 - 特許庁

The control circuit 3 verifies input written data and data stored in the adjacent cell buffer 5.例文帳に追加

制御回路３は、入力された書き込みデータについてベリファイを行うとともに、隣接セルバッファ５に記憶されたデータについてもベリファイを行う。 - 特許庁

Also for the reference current, its input impedance is decreased, and its output impedance is increased to be buffered into the regulated cascode buffer.例文帳に追加

レファレンス電流も入力インピーダンスは減少させ出力インピーダンスは増加させることによって、レギュレイティドカスコードバッファーによってバッファリングされる。 - 特許庁

An add buffer 6 accumulates only packets of the priority class A if the quantity of the packets input from the priority class converter exceeds a first threshold.例文帳に追加

アドバッファ部６は、優先クラス変換部から入力するパケットの量が第１閾値を超えると優先クラスＡのパケットのみを蓄積する。 - 特許庁

A buffer 15 includes a signal input terminal 15a connected with a macro 11, and a signal output terminal 15b connected with a pad 21.例文帳に追加

バッファ１５は、マクロ１１に接続される信号入力端子１５ａと、パッド２１に接続される信号出力端子１５ｂとを備える。 - 特許庁

The output signal of an amplifier based on an OP1 of low output impedance is inputted through a C1 to a buffer amplifier OP2 of high input impedance.例文帳に追加

出力インピーダンスの低いＯＰ１によるアンプの出力信号はＣ１を経て入力インピーダンスの高いバッファーアンプＯＰ２に入力される。 - 特許庁

To reduce the load of input and output processings when reflecting the content of a buffer in a host computer to a database area on a storage device subsystem.例文帳に追加

ホストコンピュータのバッファの内容を記憶装置サブシステム上のデータベース領域へ反映させる際に入出力処理負荷を低減させる。 - 特許庁

In the flash memory data storage apparatus, a multistage flash input buffer unit is incorporated in which data bus width is gradually extended and the period of a control clock is gradually made longer.例文帳に追加

データバス幅が漸次増加し、制御する制御クロックの周期が漸次増加する多段階のフラッシュ入力バッファ部を内蔵する。 - 特許庁

In a high-speed-synchronization semiconductor memory device, a data input buffer 33 is synchronized with the rise edge of a first clock CLK1, it buffers data which is input through a first port DQ, and it transmits the data to a memory cell array 31.例文帳に追加

高速同期の半導体メモリ装置では、デ−タ入力バッファ33が、第１クロックの立上りエッジに同期して、第１ポ−トDQを通じて入力されるデ−タをバッファリングし、メモリセルアレイ31へ伝達する。 - 特許庁