「Input buffer」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The semiconductor integrated circuit comprises an input and output terminals 110, 120, an output buffer circuit 1000 for outputting a voltage to the output terminal based on the level of an input signal to the input terminal, and a current control circuit 160 for feeding the output buffer circuit with a current according to the output voltage on the output terminal.例文帳に追加

本発明による半導体集積回路は、入力端子１１０と、出力端子１２０と、入力端子に供給された入力信号のレベルに基づいて電圧を出力端子へ出力する出力バッファ回路１０００と、出力端子から出力される出力電圧に応じて電流を出力バッファ回路に供給する電流制御回路１６０とを備える。 - 特許庁

The ATM switch 100 comprises an input port 10 to 13 having an arbitrary number, a buffer 301 which stores an ATM cell entered from the input port every cell unit, an output port 30 to 33 having an arbitrary number corresponding to the input ports, and a control part 303 which outputs control information after processing information obtained by managing a free capacity of the cell buffer in a cell unit.例文帳に追加

ＡＴＭスイッチ１００は、任意の番号が付された入力ポート１０〜１３、入力ポートからのＡＴＭセルをセル単位毎に記憶するバッファ３０１、入力ポートに対応して任意の番号が付された出力ポート３０〜３３、セルバッファの空き容量をセル単位で管理し、この結果得られた情報を処理して制御情報を出力する制御部３０３を持つ。 - 特許庁

The input buffer circuit includes a differential input circuit, a PMOS transistor 20 for connecting between a power supply VDD and one of power supplies of the differential input circuit and enabling switching between an operating state and a non-operating state of the differential input circuit, and a PMOS transistor 14 connected in parallel with the PMOS transistor 20 and receiving an output signal of the differential input circuit at its gate.例文帳に追加

差動入力回路と、電源ＶＤＤと差動入力回路の一方の電源との間を接続し、差動入力回路の動作状態と非動作状態とを切り替え可能とするＰＭＯＳトランジスタ２０と、ＰＭＯＳトランジスタ２０に並列に接続され、ゲートに差動入力回路の出力信号を入力するＰＭＯＳトランジスタ１４と、を備える。 - 特許庁

The driving device receives input voltage at an input terminal and generates an output voltage at the output terminal and is provided with an output buffer 21, electrically connected between the input terminal and the output terminal and an operational amplifier 22, which is electrically connected between the input terminal and the output terminal and is selectively turned on to, drive the output voltage at equal level as that of the input voltage.例文帳に追加

入力端子で入力電圧を受け取り、出力端子で出力電圧を発生する駆動装置であって、入力端子と出力端子の間に電気的に接続された出力バッファ２１と、入力端子と出力端子の間に電気的に接続され、選択的にオンされ、出力電圧を入力電圧に等しいレベルに駆動するオペアンプ２２とを備えてなる。 - 特許庁

A section data filtering apparatus has: an input buffer 101; a command list table 107 which records identification information identifying section data; a section buffer 103 for storing object data extracted from the input buffer 101 based on the identification information; a comparator 105 for comparing the object data with pattern data stored in a pattern memory 104; a control circuit 102; and a command list control circuit 108.例文帳に追加

セクションデータフィルタリング装置は、入力バッファ１０１と、セクションデータを識別する識別情報を記録するコマンドリストテーブル１０７と、識別情報に基づき、入力バッファ１０１から抽出された対象データを格納するセクションバッファ１０３と、該対象データと、パターンメモリ１０４に格納されているパターンデータと、を比較する比較器１０５と、制御回路１０２と、コマンドリスト制御回路１０８を有する。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁

Each input and output buffer 3 provided with a pad and an input and output circuit for electric connection with the outside is mutually adjoined on the board, and at least one of the input and output buffers 3 is arranged and provided so as to be separated from the outer edge part of the board 1.例文帳に追加

基板１上に、外部との電気的な接続のためのパッドと入出力回路とを備えた入出力バッファ３を、各入出力バッファ３が互いに隣接し、かつ、各入出力バッファ３の少なくとも一つが基板１の外縁部と離間するように配置して設ける。 - 特許庁

To solve the problem that a current clamp circuit constituted such that a diode is connected in parallel to the series circuit of a buffer and a resistance and the output of an amplifier to which an input signal is input is input to the circuit, can not hold a clamp potential at a constant value when the potential of a load varies.例文帳に追加

バッファと抵抗の直列回路に並列にダイオードを接続し、この回路に入力信号が入力される増幅器の出力を入力する構成の電流クランプ回路は、負荷の電位が変動するとクランプ電位を一定値に保つことができなくなるという課題を解決する。 - 特許庁

An input mode judgment part 104 executes the judgment of the input mode only when this information processor for a document processing provided with a front end processor is utilized for the first time, and performs the mode changeover for which the input mode is judged and the rewrite of data inside a keyboard buffer 103.例文帳に追加

入力モード判定部１０４は、フロントエンドプロセッサを含む文書処理のための情報処理装置が、最初に利用されるときにのみ入力モードの判定を実行し、入力モードを判定したモード切り替え、キーボードバッファ１０３内のデータの書き換えを行う。 - 特許庁

When a start processing means 119 is started by task management 120, the start processing refers to a start table 118 to perform measurement processing by an input value measuring means 116 according to a set timing, and stores an input value in an input value storage buffer 114.例文帳に追加

タスク管理１２０により起動処理手段１１９が起動されると、起動処理は起動テーブル１１８を参照し、設定されているタイミングに応じて入力値計測手段１１６による計測処理を行い、入力値を入力値記憶バッファ１１４に記憶する。 - 特許庁

To provide 5 clock generating circuit which can generate a clock enabling accurate delivery of data even if the phase of an input clock is not stable in a semiconductor integrated circuit for communication having a buffer for fetching input data, based on an input clock, and outputting the data.例文帳に追加

入力クロックに基づいて入力データを取り込んで出力するバッファを有する通信用半導体集積回路において、入力クロックの位相が安定していない場合においても正確なデータの受渡しを可能にするクロックを生成可能なクロック生成回路を提供する。 - 特許庁

A computing unit 52 of an upright integral image generation circuit 41 calculates an integral value by summing up a current input luminance value R3, a stored value R2 of a register corresponding to a column of a current input pixel, in a column sum line buffer 50, and a stored value R1 of a register 51 each time the luminance value is input.例文帳に追加

直立型インテグラルイメージ生成回路４１の演算器５２は、輝度値の入力毎に、今回の入力輝度値Ｒ３と列和ラインバッファ５０のうち今回の入力画素の列に対応するレジスタの記憶値Ｒ２とレジスタ５１の記憶値Ｒ１とを加算して積分値を算出する。 - 特許庁

In an outside address EAD<1:0> input part to which a signal is inputted through a page address input part P1, an initial stage buffer G21 of four stages series (G21 to G24) connection constitution receives the outside address EAD<1:0>, and an inversion control input receives an inside chip enable signal #ICE.例文帳に追加

ページアドレス入力部Ｐ１を介して入力される外部アドレスＥＡＤ＜１：０＞入力部において、４段直列（Ｇ２１〜Ｇ２４）接続構成の初段のバッファＧ２１は外部アドレスＥＡＤ＜１：０＞を受け、反転制御入力に内部チップイネーブル信号＃ＩＣＥを受ける。 - 特許庁

A classifier indicating the violation of an agreement is selectively incorporated into each of packets having a corresponding traffic quantity exceeding the quantity specified in the agreement, among the packets inputted into a first core router 106_1, and then the packets are stored in an input buffer (not shown) with each corresponding to an input port in an input order.例文帳に追加

第１のコアルータ１０６_1に入力されたパケットのうちトラヒック量が契約量を超えている分のパケットには契約違反を示す識別子が選択的に組み込まれた後、入力ポートにそれぞれ対応した図示しない入力バッファに入力順に格納される。 - 特許庁

The optical switch for switching a plurality of input signals to a plurality of output positions, is characterized in that a lamination body in which the same number of nonlinear optical layers and buffer layers as that of the input parts are laminated crosses the optical path between the input parts and the output parts.例文帳に追加

複数の入力信号を複数の出力位置へスイッチングさせる光スイッチにおいて、入力部と出力部の間に、非線形光学層と緩衝層を入力部数と同数積層させた積層体が光路に交差していることを特徴とする光スイッチ。 - 特許庁

A decoding device checks whether there is free space in each of channel-by-channel buffers, specifies a channel corresponding to a buffer having free space as an input channel for receiving an input of compressed data, analyzes codes of the compressed data received through the input channel, and detects a delimit position in the compressed data on the basis of a result of the analysis.例文帳に追加

復号装置は、チャンネル毎のバッファの空きを確認し、空きのあるバッファに対応するチャンネルを、入力を受け付ける入力チャンネルとして指定し、入力チャンネルから受け付けた圧縮データの符号を解析し、その解析結果に基づいて圧縮データの区切り位置を検出する。 - 特許庁

When a CPU starts an input/output operation by an actual size mode, image string data obtained from a reading section is written into a line buffer memory by each one row and at least one row of the data already written is maintained in the line buffer memory (S3).例文帳に追加

ＣＰＵは、等倍モードによる入出力処理を開始すると、読取部から得られた画像列データを一列ごとにラインバッファメモリに書き込ませるとともに、既に書き込み完了された少なくとも一列をラインバッファメモリ内に保持させる（Ｓ３）。 - 特許庁

A frame synchronizer 10 is composed of a buffer memory 14 for sequentially storing an input image data stream supplied in synchronism with a first synchronizing signal and of a memory control part 15 for reading image data from the buffer memory 14 in synchronism with a second synchronizing signal.例文帳に追加

フレームシンクロナイザ１０は、第１の同期信号に同期して供給される入力映像データストリームを順次記憶するバッファメモリ１４と、第２の同期信号に同期してバッファメモリ１４から映像データを読み出すメモリ制御部１５とを有する。 - 特許庁

A test signal infiltration preventive circuit 6 is provided between an input buffer 3 and the integrated circuit 1, and prevents the output signal coming from the 3-state buffer 4 from being fed to the integrated circuit 1 at testing the integrated circuit 1.例文帳に追加

テスト信号回り込み防止回路６は、入力バッファ３と集積回路１との間に配置され、集積回路１のテスト時に、スリーステートバッファ４からの出力信号が集積回路１に帰還されるのを防止するようになっている。 - 特許庁

A voltage at which an intermediate voltage between a high level voltage and a low level voltage of a phase comparison output outputted from the phase comparator 1 is nearly equal to an input voltage given to the buffer circuit 2 is selected as a power supply voltage of the buffer circuit 2.例文帳に追加

ここで、位相比較器１から出力される位相比較出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路２の入力電圧のほぼ閾値となる電圧をバッファ回路２の電源電圧とする。 - 特許庁

In the second state where the signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned off, and the pull-down circuit 5 is turned on, if the input level of the output buffer 2 is in a low state, it is determined that the output terminal 3 is not short-circuited to a power supply line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オフ、プルダウン回路５オン、の第２状態において、入力バッファ２の入力レベルがＬＯＷであれば、出力端子３の電源ラインへの短絡無しと判定する。 - 特許庁

In the first state where a signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned on, and the pull-down circuit 5 is turned off, if an input level of the output buffer 2 is in a high state, it is determined that the output terminal 3 is not short-circuited to a grounding line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オン、プルダウン回路５オフ、の第１状態において、入力バッファ２の入力レベルがＨＩＧＨであれば、出力端子３のグランドラインへの短絡無しと判定する。 - 特許庁

The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.例文帳に追加

ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁

The characters obtained by converting the contents of the input buffer 7 into a proper character string are stored in a conversion buffer 8 by referring to a kana-kanji conversion dictionary file 11 and a mail address file 12 through a retrieving means 6, and the contents are displayed at a display device 2.例文帳に追加

検索手段６を通じてかな漢字変換辞書ファイル１１とメールアドレスファイル１２を参照して、入力バッファ７の内容を適当な文字列に変換した文字を変換バッファ８に記憶し、その内容を表示装置２に表示する。 - 特許庁

In the case of switching the transmission side devices from the GA1 to the GA2, the three-state buffer 12-2 of the device GA2 in which an input to the selector 11-2 is switched to the data bus side is turned to an enabled state and the three-state buffer 12-1 of the GA1 is turned to a high impedance state.例文帳に追加

送信デバイスをＧＡ１からＧＡ２に切り替える場合、まずセレクタ１１−２への入力がデータバス１側となっているデバイスＧＡ２のスリーステートバッファ１２−２をイネーブル、またＧＡ１のスリーステートバッファ１２−１をハイインピーダンスにする。 - 特許庁

The extended keyword of a retrieval keyword inputted through an input device 1 and held by a retrieval keyword buffer 5a is obtained for each meaning by referring to the different notation dictionary part 4, and held in an extended keyword buffer 5c by a central processor 6.例文帳に追加

中央処理装置６は、異表記辞書部４を参照して、入力装置１を介して入力され、検索キーワードバッファ５ａに保持された検索キーワードの拡張キーワードを語義別に獲得し、拡張キーワードバッファ５ｃに保持する。 - 特許庁

An image input section 12 of an image processor 10 acquires a plurality of frames configuring the animation and stores them into an image buffer 14 and a processing execution section 16 reads frames being reproduction objects from the image buffer 14 as the reproduction objects.例文帳に追加

画像処理装置１０において、画像入力部１２は動画を構成する複数のフレームを取得して画像バッファ１４へ格納し、処理実行部１６は画像バッファ１４から再生対象となるフレームを再生対象として読み出す。 - 特許庁

Then, the development processing of data is started in a timing capable of preventing the generation of the reception invalidity of input print data due to the shortage of the dead capacity of the buffer memory 3 or the over necessary quantity of the storage capacity of the buffer memory 3 based on the judged result.例文帳に追加

この判別結果に基づいて、バッファメモリ３の空き容量が不足することによる入力プリントデータの受信不能やバッファメモリ３の記憶容量の必要量が過大になることを生じないタイミングでデータの展開処理を開始する。 - 特許庁

According to the operation of the image forming device, a sub-scanning timing generating section 35 and a main and sub-scanning timing generating section 36 cooperatively generate a latch signal at timing at which characteristic data are input, and store the characteristic data for interpolation processing, to a pixel buffer 311 and a line buffer 312.例文帳に追加

副走査タイミング発生部３５、主副走査タイミング発生部３６は、連携して、特性データが入力されるタイミングでラッチ信号を発生して、画素バッファ３１１、ライン・バッファ３１２へ補間処理用の特性データを保持する。 - 特許庁

The page buffer of the nonvolatile memory device includes a first register having a first input part receiving an input of program data a second input part receiving an input of erased data, first and second charging elements are set respectively in the first and the second input part so that program data or erasing data are inputted to the first or the second input part gradually at the time of check board program.例文帳に追加

本発明の不揮発性メモリ装置のページバッファは、プログラムデータの入力を受けた第１入力部と消去データの入力を受ける第２入力部を有する第１レジスタを含み、チェックボードプログラムの際にプログラムデータあるいは消去データがゆっくり前記第１または第２入力部に入力されるように、前記第１および第２入力部それぞれには第１および第２充電素子が設置されることを特徴とする。 - 特許庁

To provide an input buffer and a semiconductor integrated circuit that can convert a signal according to an LVDS interface into a signal corresponding to an ECL interface with a configuration realized by a bipolar process so as to attain an input by the LVDS level interface.例文帳に追加

バイポーラプロセスにより実現し得る構成により、ＬＶＤＳインタフェースに従った信号をＥＣＬインタフェースに対応する信号に変換し、バイポーラプロセスにおいても、ＬＶＤＳレベルインタフェースによる入力を可能とする。 - 特許庁

To provide a digital signal processing device and a method, where an input data buffer can be dispensed with, the operation speed is lowered so as to reduce power consumption, and overflow and underflow of data can be avoided in an asynchronous input.例文帳に追加

入力データバッファを省略でき、動作速度を低減することで低消費電力化をはかり、さらに非同期入力におけるデータのアンダーフローとオーバーフローを回避できるディジタル信号処理装置及びその処理方法を実現する。 - 特許庁

A write control circuit 102 successively selects line buffers 101-k (k=1 to N) synchronously with a horizontal synchronizing signal HSIN_N of an input video and writes a pixel signal of one line of the input video in each selected line buffer.例文帳に追加

書き込み制御回路１０２は、入力映像の水平同期信号ＨＳＩＮ＿Ｎに同期してラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）を順次選択し、選択したラインバッファに入力映像の１ライン分の画素信号を書き込む。 - 特許庁

The recording control part 40 sets the record starting time point from the input time point of the end trigger 30 and extracts data corresponding to a period from the record starting time point to the input time point of the end trigger 30 from the ring buffer 42 as recorded data.例文帳に追加

記録制御部４０は、エンドトリガ３０の入力時点から記録開始時点を設定し、記録開始時点からエンドトリガ３０の入力時点までの期間に対応したデータを記録データとしてリングバッファ４２から抽出する。 - 特許庁

The input buffer uses differential amplifier circuits 32 and 34 respectively having an N-channel differential amplifier stage and a P-channel differential amplifier stage that compare a reference signal VREF with an input signal IN to drive an output circuit 44.例文帳に追加

参照信号ＶＲＥＦを入力信号ＩＮと比較するＮチャネルの差動増幅段を有する差動増幅回路３２と、Ｐチャネルの差動段を有する差動増幅回路３４とを用い出力回路４４を駆動する。 - 特許庁

An electronic circuit device having a frequency converting function amplifies an input local signal 112 by the local buffer 102, removes a DC offset component by an offset canceler 103, inputs the signal to a mixer circuit 101, and then frequency converts an input signal 111.例文帳に追加

入力ローカル信号１１２をローカルバッファ１０２により増幅し、オフセットキャンセラ１０３によりＤＣオフセット成分を除去した後、ミキサ回路１０１に入力して入力信号１１１の周波数変換を行う。 - 特許庁

An address signal Abuf is inputted to an address inversion section 19 from an input buffer 11, the logic value of a specific bit of the input signal is inverted or non-inverted and outputted to an address control circuit 12.例文帳に追加

アドレス反転部１９には、入力バッファ１１からのアドレス信号Ａｂｕｆが入力され、入力アドレス信号の特定ビットの論理値を反転または非反転してアドレス制御回路１２に出力するようになっている。 - 特許庁

If a packet P (packet to be transmitted to the Internet 6) is stored in an input buffer 12-1 through an input-output port 11-1, the first processing means 31 applies a portion of processing in the relay processing to the packet P.例文帳に追加

入出力ポート１１−１を介してパケットＰ（インターネット６へ送出されるパケット）が入力バッファ１２−１に蓄積されると、第１の処理手段３１が、パケットＰに対して中継処理の内の一部の処理を行う。 - 特許庁

The light emitting diode driving circuit 3 includes an input buffer part 4 which converts an electric signal supplied from an external controller IC 10 into an electric signal having two high and low levels based upon an input threshold voltage.例文帳に追加

本発明に係る発光ダイオード駆動回路３は、外部のコントローラＩＣ１０から与えられた電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する入力バッファ部４を備えている。 - 特許庁

Each of the buffer circuits 40 corrects the reference voltage input from an opposing electrode driving inverter 38 in accordance with the corrected signal input from the dimming processing part 36 and applies this corrected reference voltage to each of the opposing electrodes 26 as the common signal.例文帳に追加

各バッファ回路４０は、対向電極駆動インバータ３８から入力した基準電圧を、ディミング処理部３６から入力された補正信号に応じて補正し、これをコモン信号として各対向電極２６に印加する。 - 特許庁

To solve problems that circuits such as an address generation circuit and a buffer for selecting an input/output data bus are required and circuit scale increases since frame rate of an input video signal is converted into twice as high as a high speed memory in the conventional manner.例文帳に追加

従来は、高速メモリを用いて入力映像信号のフレームレートを２倍に変換しているため、アドレス生成回路や、入出力データバスを選択するバッファ等の回路が必要であり、回路規模が増大する。 - 特許庁

A semiconductor integrated circuit connects an input and output terminal 1A to the scan passes 3_1-3_m and a combination circuit 2 via a selector 5A, and connects an output side of the scan passes 3_1-3_m to an input and output terminal 1B via a selector 6A and a tristate buffer 7A.例文帳に追加

入出力端子１Ａを、セレクタ５Ａを介してスキャンパス３_1 〜３_m と組み合わせ回路２に接続し、このスキャンパス３_1 〜３_m の出力側を、セレクタ６Ａと３ステートバッファ７Ａを介して入出力端子１Ｂに接続する。 - 特許庁

The control signal line 305 of a printer controller is connected to the input terminal of a three state buffer 303, and the control signal line 305 is also connected to the D input terminal of a flip flop 602 operated by an FFCK clock.例文帳に追加

プリンタ・コントローラのコントロール信号線３０５をスリーステート・バッファ３０３の入力端子に接続すると同時に、ＦＦＣＫクロックによって動作するフリップ・フロップ６０２のＤ入力端子にも、コントロール信号線３０５を接続する。 - 特許庁

At this point, when an electrostatic discharge is applied to the input/output terminal P, the resistor 4 absorbs an overvoltage because the transistor 2 is kept in an OFF state, by which devices such as a second electrostatic breakdown protective part ESD 2, the input buffer B and the others can be protected against breakdown.例文帳に追加

この時、静電放電が入出力端子Ｐに印加されると、トランジスタ２がＯＦＦとなので抵抗４が過電圧を吸収し、第２静電破壊保護部ＥＳＤ２、入力バッファＢなどのデバイス破壊を防止する。 - 特許庁

An attenuator circuit 1 loweres input voltage 101 from a voltage input terminal to a transient-decay AC voltage 103 at an attenuation factor D, and inputs the transient-decay AC voltage 103 passed through a buffer amplifier 2 in a correction amplifier 3.例文帳に追加

アッテネータ回路１は、電圧入力端子からの入力電圧１０１を減衰率Ｄで減衰交流電圧１０３に降圧し、バッファアンプ２を経由した減衰交流電圧１０３を補正アンプ３に入力する。 - 特許庁