「Input buffer」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

A decoding time stamp (DTS) generating unit 17 generates decoding time stamp information, indicating the timing for reading compressed data in an input buffer 22a on a decoding side, according to the prediction coding data amount for each channel, and a formatting circuit 19 performs formatting, to create a data structure having a packet header including the decoding time stamp information and a packet containing user data containing the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

Even if a transistor PM1 is turned on by noise superimposed on a power-on reset signal, and in a node 5, a voltage level increases only little by little by a circuit time constant of resistors R1 to Rn and static capacitative elements C1 to Cn, and an Lo signal with no fluctuation in a voltage level is output to a Schmidt input buffer 19 of the next stage.例文帳に追加

パワーオンリセット信号に重畳したノイズによってトランジスタＰＭ１がＯＮしても、ｎｏｄｅ５は、抵抗Ｒ１〜Ｒｎと静電容量素子Ｃ１〜Ｃｎとの回路時定数により、電圧レベルが徐々にしか上昇しないことになり、次段のシュミット入力バッファ１９には電圧レベルの変動がないＬｏ信号が出力される。 - 特許庁

The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.例文帳に追加

本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁

At least one two-input buffer for inputting a clock signal and the output signal of a gating circuit is inserted on the post-stage of the gating circuit directly driving an element to supply a clock and by connecting a fixed value signal to a terminal, to which the clock signal is directly connected, inside the gating circuit, to which the clock signal is directly connected, logically equivalent conversion is performed.例文帳に追加

被クロック供給素子を直接駆動しているゲーティング回路の後段に、クロック信号とゲーティング回路の出力信号を入力とする二入力バッファーを少なくとも１個以上挿入し、クロック信号が直接接続されているゲーティング回路の中でクロック信号が直接接続されていた端子に固定値信号を接続することで、論理的に等価な変換を行う。 - 特許庁

This image processor comprises a highlight detecting means 104 for detecting a highlight region from a color luminance signal, a color converting means 106 for adaptively switching outputs, a halftoning means 107 and a means 117 for rearranging an index output and can performing a series of processing from an input to a band buffer in at least one line without being stalled for each output color.例文帳に追加

カラー輝度信号からハイライト領域を検出するハイライト検出手段１０４と、適応的に出力を切り替える色変換手段１０６と、ハーフトーニング手段１０７と、インデックス出力を再配置する手段１１７から構成され、入力からバンドバッファーに至る一連の処理を各出力色毎に少なくとも１ラインはストールなく行えることを特徴とする。 - 特許庁

The apparatus for adjusting the slew rate includes, in a semiconductor memory device, a slew rate control signal generation part for outputting a plurality of slew rate control signals through combining control codes applied from the outside in response to a command signal applied from the outside, and a data output buffer for adjusting the slew rate of input data signal by using the slew rate control signal.例文帳に追加

本発明のスルーレート調節装置は、半導体記憶装置において、外部から印加される命令信号の制御を受けて、外部から印加される制御コードを組み合わせて複数のスルーレート制御信号を出力するためのスルーレート制御信号発生部と、前記スルーレート制御信号を利用して、入力されるデータ信号のスルーレートを調節できるデータ出力バッファとを備える。 - 特許庁

Display reproduction parts 6-8 and an operation control part 9 store, when an operation instruction for changing a reproduction position of acoustic data is input, a plurality of pieces of index information showing a plurality of dividing positions of acoustic data temporarily stored in a buffer part and acoustic data corresponding to the index information by streaming reproduction processing of acoustic data transmitted from content supply parts 1-3.例文帳に追加

表示再生部６〜８及び操作制御部９は、音響データの再生位置を変える動作の入力指示が行われたとき、コンテンツ供給部１〜３から送信される音響データのストリーミング再生処理で、バッファ部に一時的に保持された音響データのうちの複数の分割位置を示す複数のインデックス情報及びインデックス情報に対応する音響データを記憶する。 - 特許庁

When internal peripheral circuits including a column decoder 108 are operated, a VDCE signal is outputted from a clock generating circuit 113, when it is inputted to a VDC circuit 117 for periphery, supply capability of int.Vcc is improved, int.Vcc is supplied to the internal peripheral circuits including the column decoder 108 and excluding an input means 120, an output buffer 112, and a sense amplifier 109.例文帳に追加

コラムデコーダ１０８を含む内部周辺回路の動作時に、クロック発生回路１１３からＶＤＣＥ信号が出力され、周辺用ＶＤＣ回路１１７に入力されると、ｉｎｔ．Ｖｃｃの供給能力が向上し、入力手段１２０，出力バッファ１１２，センスアンプ１０９を除くコラムデコーダ１０８を含む内部周辺回路にｉｎｔ．Ｖｃｃを供給する。 - 特許庁

A plurality of buffer circuits 280 for receiving reference signals RAMP generated from a reference signal generating section 27 and supplying them to the reference signal input stage of a predetermined number of voltage comparing sections 252 are provided and the reference signal RAMP supplied through one reference signal line 251 is supplied while being separated to a reference signal RAMP_k through a reference signal output line _k for each block BK_k.例文帳に追加

参照信号生成部２７で生成された参照信号RAMPを受け、所定数の電圧比較部２５２の参照信号入力段に供給するバッファ回路２８０を複数設けることで、１つの参照信号線２５１を介して供給される参照信号RAMPを、各ブロックBK_k用の参照信号出力線_kを介して参照信号RAMP_kに分離して供給する。 - 特許庁

The apparatus also has a driver receiving signals from a control circuit for feeding the signals to an electrically conductive shaft having a leading edge and a dental instrument connectable thereto, an input buffer receiving signals from the dental instrument and feeding the signals to the ADC, and a display for exhibiting data concerning the distance of the leading edge of the shaft from the root canal apex.例文帳に追加

装置は、さらに、リーディングエッジおよびそれに対して接続可能な歯科用医療器具を有する電気伝導軸に信号を供給するための制御回路から信号を受け取るドライバと、歯科用医療器具から信号を受け取りかつADCに信号を供給する入力バッファと、根管頂点から軸のリーディングエッジまでの距離に関するデータを示すディスプレイとを備えている。 - 特許庁

A feature extraction processing part 11b calculates cepstrum with fine precision as to a voice section of an input voice, extracts a voice part (voiced sound) according to a peak value appearing its high quefrency part, and calculates a slightly rough melcepstrum as to the extracted voice part, extracts its low quefrency part as feature data, and stores them in a registered data buffer 11c.例文帳に追加

特徴抽出処理部１１ｂは入力音声の音声区間について細かい精度でケプストラムを算出し、その高ケフレンシー部に現れるピーク値に基づいて音声部分（有声音）を抽出し、抽出された音声部分についてやや粗いメルケプストラムを算出し、その低ケフレンシー部を特徴データとして抽出し、登録データバッファ１１ｃに記憶する。 - 特許庁

A DTS generator 17 generates decoding time stamp information indicating the read timing of compressed data in an input buffer 22a on the decoding side in accordance with the predictive encoding data volume of each channel, and a formatting circuit 19 formats user data which includes a packet header including decoding time stamp information and compressed data into a packet and this formatted data is transmitted via a communication line.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化し、そのフォーマット化されたデータを通信回線を介して伝送する。 - 特許庁

The image processor is provided with an instruction input device 4 for instructing the printing of an image, a printing image buffer 11 for storing plural images instructed to be outputted, a comparing means for comparing the size of plural stored images with the size of printing paper, a layout means for laying out plural stored images so as to print out them on the same printing paper, and a printing means for printing these layout images.例文帳に追加

画像の印刷を指示する指示入力装置４と、出力指示された画像を複数蓄積する印刷画像バッファ１１と、蓄積された複数の画像のサイズと印刷用紙サイズとを比較する比較手段と、蓄積された複数の画像を同一の印刷用紙上に印刷するべくレイアウトするレイアウト手段と、レイアウトされた画像を印刷する印刷手段を備えた。 - 特許庁

The display driver comprises: a digital/analog converter which receives an input voltage lower than a source voltage used in a buffer amplifier for output drive, generates a plurality of reference voltages and selects a reference voltage corresponding to an M (M is a positive integer) bit data signal; and an amplifier which amplifies the reference voltage selected by the digital/analog converter.例文帳に追加

本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。 - 特許庁

In a semiconductor integrated circuit that has a monitor circuit for evaluation on a semiconductor substrate, the monitor circuit is arranged in an I/O control circuit region 2 of the I/O buffer circuit region of the semiconductor integrated circuit, and is equipped with a delay circuit, a launcher flip- flop circuit that is connected to the input and output stages of the delay circuit, and a capture flip-flop circuit.例文帳に追加

評価用のモニター回路を半導体基板上に備えた半導体集積回路において、モニター回路は、半導体集積回路の入出力バッファ回路領域の入出力コントロール回路領域２に配置されており、遅延回路と、遅延回路の入力段と出力段とにそれぞれ接続されたランチャーフリップフロップ回路およびキャプチャーフリップフロップ回路と、を有している。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

In OS control, voice A/D conversion control is executed, an input voice signal is converted to voice digital data by a digital/analog mutual conversion section 14, the converted voice digital data is stored into a voice digital data storage buffer section 15 and thereafter, the priority of the processing to be executed by voice compression is set at the lower priority of the other processing and the voice compression control is executed.例文帳に追加

ＯＳ制御は、音声Ａ／Ｄ変換制御を実行し、入力された音声信号をデジタル／アナログ相互変換部１４によって音声デジタルデータに変換し、変換された音声デジタルデータを音声デジタルデータ格納バッファ部１５に記憶させた後、音声圧縮制御が行う処理の優先順位を他の処理よりも低い優先順位にして、音声圧縮制御を実行する。 - 特許庁

In the image compander which inputs image data or outputs compressed code data in compressing and expanding an image, the data to be inputted or outputted are expressed by using a frame descriptor and a buffer descriptor, and these descriptors are applied to a DMA (direct memory access) controller 4, thereby automatically adjusting input/output of the data into/from an image compander circuit 2.例文帳に追加

画像の圧縮伸張を行う際にイメージデータの入力または圧縮コードデータの出力をおこなう画像圧縮伸張装置において、この入力または出力のデータをフレームディスクリプタおよびバッファディスクリプタを用いて表現し、これらのディスクリプタをＤＭＡコントローラ４へ適用することによって、自動的に画像圧縮伸張回路２へのデータ入出力を調整する。 - 特許庁

An input data stream (104) consisting of one or more media regions is compressed on the basis of one or more configuration file metadata (202), source primitive metadata (204), and application high-level metadata (206) of identified media regions, before entering a network (102) to be rendered by a display coupled to a remote video frame buffer (118).例文帳に追加

遠隔のビデオ・フレーム・バッファ（１１８）に結合された表示装置によってレンダリングするためにネットワーク（１０２）に入力する前に１つ以上のメディア領域で構成されている入力データ・ストリーム（１０４）を、識別されたメディア領域の１つ以上の環境設定ファイル・メタデータ（２０２）、ソース基本メタデータ（２０４）及びアプリケーション高レベル・メタデータ（２０６）に基づいて圧縮する。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

An input means 1 is provided with a dedicated key composed of a copy instruction key for instructing the storage of data to become a copy object to plural data storage buffers, a sticking instruction key for instructing the extraction of stored data to the plural data storage buffers and a data storage buffer instruction key for selecting each of data storage buffers comprising the plural data storage buffers.例文帳に追加

前記入力手段１に、前記複数のデータ記憶バッファに対して複写対象となるデータの格納指示を行う複写指示キーと、前記複数のデータ記憶バッファに対して格納しているデータの取り出し指示を行う貼付指示キーと、前記複数のデータ記憶バッファを構成する各データ記憶バッファを選択せしめるデータ記憶バッファ指示キーとからなる専用キーを設ける。 - 特許庁

A PCR correction term calculating part 134 calculates a PCR correction term, based on the input time of the PCR packet included in the multiplexing stream, which is temporarily stored in the output buffer part 131 and also based on the output time of the packet being the prescribed number packets before the PCR packet.例文帳に追加

ＰＣＲ補正項算出部１３４は、入力時刻記憶部１３３が記憶している、出力バッファ部１３１に一時記憶されている多重化ストリームに含まれるＰＣＲパケットの入力時刻と、出力時刻測定部１３２が計測して得られる、そのＰＣＲパケットよりも上記所定数個前のパケットの出力時刻とに基づいて、ＰＣＲ補正項を算出する。 - 特許庁

In a free space finding method for finding free space available when storing cells in a buffer, an offset calculation step finds an offset value indicating a deviation of a storage area where a cell immediately before a corresponding channel is stored in accordance with an input of a new cell, from a storage area where the immediately preceding cell should have been stored based on basic spacing corresponding to the channel.例文帳に追加

バッファにセルを格納する際の空き領域を検索するための空き領域検索方法において、オフセット算出ステップは、新たなセルの入力に応じて、対応するチャネルの直前のセルが格納された格納領域と直前のセルがチャネルに対応する基本間隔に基づいて格納されるべきであった格納領域とのずれを示すオフセット値を求める。 - 特許庁

In the output buffer circuit for binary signal output provided with an output circuit for outputting the binary signals of a high voltage signal and a low voltage signal corresponding to an input signal, this circuit is provided with a control means 1 for drive ability for lowering the drive ability of the output circuit in comparison with the maintenance time of an output signal OUT in the case of inverting the output signal OUT.例文帳に追加

入力信号に応じて高電圧信号、低電圧信号の２値信号を出力する出力回路を備えた２値信号出力用の出力バッファ回路において、出力信号ＯＵＴの反転時に出力信号ＯＵＴの維持時に比べて、出力回路のドライブ能力を低能力状態とするドライブ能力の制御手段１を装備する。 - 特許庁

The output buffer 3 is formed by using a P channel transistor 1 as a transistor which inputs an input signal at its gate electrode and the source potential of an N channel transistor forming a NAND gate 8 as a precedent-stage driver is switched by a switch circuit 11 to make the level of the signal inputted to the gate electrode of the P channel transistor lower in a test than in normal use.例文帳に追加

出力バッファ３を、入力信号がそのゲート電極に入力されるトランジスタにＰチャネルトランジスタ１を用いて形成し、前段ドライバとしてのＮＡＮＤゲート８を形成しているＮチャネルトランジスタのソース電位を、スイッチ回路１１で切り替えることにより、上記Ｐチャネルトランジスタのゲート電極に入力される信号のレベルを、テスト時には通常使用時よりも低いレベルとするようにしたものである。 - 特許庁

The speech quality observation device comprises a packet buffer means for storing speech packets arriving non-regularly as speech information, and outputting the speech information to the speech decoding means regularly, and a speech information monitoring means for monitoring continuity of the speech information input to the speech decoding means, and calculating the index of speech quality of the decoded speech signal reflecting the acceptability of continuity.例文帳に追加

この音声品質観測装置は、非定期に到来する音声パケットを音声情報として蓄積すると共に、定期的に音声情報を音声復号手段に出力するパケットバッファ手段と、音声復号手段に入力される音声情報の連続性を監視し、その連続性の良否を反映させた復号音声信号の音声品質の指標を算出する音声情報監視手段とを有する。 - 特許庁

A DTS generator 17 generates decoding time stamp information indicating the timing of readout of compressed data in an input buffer 22a on a decoding side according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats data into a packet having a packet header including the decoding time stamp information and user data including compressed data and transmits the formatted data through a communication line.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化し、そのフォーマット化されたデータを通信回線を介して伝送する。 - 特許庁

The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.例文帳に追加

入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

When the telephone number of a called party, which is the object of registration deletion, is designated from the numbers of the called parties, which are registered in a redial table in accordance with operation input, the registration of the designated called number being the registration deletion in the redial table is deleted and one of the called numbers registered in a buffer table is returned to the redial table and is registered.例文帳に追加

操作入力に応じて再ダイヤルテーブルに登録されている各相手先番号の中から登録抹消対象の相手先番号が指定されると、その指定された登録抹消対象の相手先番号の前記再ダイヤルテーブルにおける登録を抹消すると共に、前記バッファテーブルに登録されている相手先番号のうちのいずれかを前記再ダイヤルテーブルに戻して登録することを特徴とする。 - 特許庁

A robot processing system comprises a pickup rotor 116 for moving a micro-device from an input feeder mechanism to a programming mechanism while using rotary movement; and the programming mechanism comprises a programmer rotor 118 having a plurality of programmer heads 118A-118F and has a structure for programming the micro-device received from the pickup rotor 116 in the rotary movement and carrying it to an output buffer mechanism.例文帳に追加

ロボット処理システムが、マイクロデバイスを前記入力フィーダ機構より前記プログラミング機構へと回転式の移動を用いながら移動させるピックアップロータ１１６により構成され、前記プログラミング機構は、複数のプログラマヘッド１１８Ａ−１１８Ｆを有するプログラマロータ１１８により構成され、前記ピックアップロータ１１６より受け取ったマイクロデバイスを、回転移動中にプログラムし、出力バッファ機構へ搬送する構成を有する。 - 特許庁

The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.例文帳に追加

集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁

To provide a data multiplexing method and data multiplexing device capable of conducting input, multiplexing processing, and output processing by a transmission rate in accordance with a transmission path standard for any digital data using only one storage means in order to improve the data transfer efficiency without using an output buffer on the occasion of multiplexing processing for inputted packet rows of a plurality of channels to generate and output multiplex packet columns.例文帳に追加

入力された複数チャンネルのパケット列を多重化処理して多重パケット列を生成し出力する際に、出力バッファを使用せず、１つの記憶手段のみで任意のディジタルデータの入力と多重化処理と伝送路の規格に準拠した伝送レートでの出力処理ができ、データ転送効率を向上することができるデータ多重化方法及びデータ多重化装置を提供することを目的とする。 - 特許庁

This plotting control system which prints to a printing medium in accordance with bit map data stored-in a frame buffer 123 has a printing control means for determining a band to be plotted among a predetermined number of bands on the basis of an input print command, and a color information judgment means for judging whether or not the print command corresponding to the band determined by the printing control means includes a multicolor information.例文帳に追加

フレームバッファ１２３に格納されるビットマップデータに従って印刷媒体に印刷する描画制御システムで、入力される印刷コマンドに基づいて、所定数のバンドの内から描画すべきバンドを決定する印刷制御手段（１００）と、印刷制御手段によって決定されたバンドに対応する印刷コマンドに多色情報が含まれるか否かを判定するカラー情報判定手段（１００）とを配設する。 - 特許庁

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁

Through the differential arithmetic function, a CPU 11 when detecting a place where neither arithmetical operation symbols nor other calculation symbols are inserted between a polynomial or monomial parenthesized in a differential equation stored in an input buffer area 121 and the variable symbol Y right before the parenthesized polynomial or monomial regards the variable symbol as a variable to be multiplied by the polynomial or monomial and finds the numerical resolution of the differential equation.例文帳に追加

微分演算機能においてＣＰＵ１１は、入力バッファ領域１２１に格納された微分方程式中にて、括弧で括られた多項式或いは単項式と、該括弧で括られた多項式或いは単項式の直前の変数記号Ｙｎと、の間に四則演算記号その他の計算記号が挿入されていない箇所を検出した場合は、当該変数記号を括弧で括られた多項式或いは単項式に掛けられる変数であると捉えて当該微分方程式の数値解を求める。 - 特許庁

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加

クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁