「Input buffer」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

After being processed by an image processing section 306 to be stored once in a buffer memory 308, image signals input are encrypted by an encryption circuit 310 to be output to the parallel bas via an I/F 303.例文帳に追加

入力された画像信号は、画像処理部３０６により処理され、バッファメモリ３０８に一旦格納された後、暗号化回路３１０により暗号化され、出力Ｉ／Ｆ３０３を介してパラレルバスに出力される。 - 特許庁

The output terminal of the first holding circuit part 2 is connected to the reference voltage input terminal 6 of the buffer amplifier circuit 1, and the output terminal of the second holding circuit part 3 is connected to a signal output terminal 9.例文帳に追加

第１のホールド回路部２の出力端子がバッファアンプ回路１の基準電圧入力端子６に接続され、第２のホールド回路部３の出力端子が信号出力端子９に接続される。 - 特許庁

A CIF/QCIF determining section (resolution determining means) 25 determines the resolution of an input image of a frame to be encoded this time, based on at least the quantization step width, generation code information quantity and buffer occupancy quantity.例文帳に追加

ＣＩＦ／ＱＣＩＦ決定部（解像度決定手段）２５は、少なくとも量子化ステップ幅、発生符号情報量、およびバッファ占有量に基づき、今回符号化されるフレームの入力画像の解像度を決定する。 - 特許庁

To provide an apparatus and method for processing input data of a protective relay, capable of restoring data damaged due to noise in a cumulative buffer of a protective relay and enable normal measurement.例文帳に追加

本発明は、保護継電器の累積バッファーに格納されたデータがノイズなどにより損傷する場合、これを修復して正常計測を可能にする保護継電器の入力データ処理装置及び方法を提供する。 - 特許庁

An output buffer is monitored by using the up link 2 or stack link and when the up link 2 or stack link is in the congestion, the transmission of the input/output port 11 as the transmission source of a frame is limited.例文帳に追加

アップリンク２またはスタックリンクを使用している出力バッファをモニタし、アップリンク２またはスタックリンクが輻輳状態にある時には当該フレームの送信元である入出力ポート１１に送信制限をかける。 - 特許庁

A LSI 1 is provided with input buffers 3a and 3b for inputting or outputting signals from or to combinational circuits 2a to 2c , bidirectional buffers 4a to 4c, and an output buffer 5.例文帳に追加

ＬＳＩ１において、組合せ回路２ａ乃至２ｃに信号を入出力する入出力バッファとして、入力用バッファ３ａ及び３ｂ、双方向バッファ４ａ乃至４ｃ、出力用バッファ５を設ける。 - 特許庁

The network element units 11 to 18 each has an input part to which packet data are inputted, a buffer memory in which the inputted packet data are stored, and an output part for outputting the stored packet data to the outside.例文帳に追加

各ネットワークエレメントユニットは、パケットデータが入力される入力部３１と、入力されたパケットデータを蓄積するバッファメモリ３２と、蓄積されたパケットデータを外部に出力する出力部３３とを有している。 - 特許庁

A status management circuit 25 outputs to an input terminal of the tri-state buffer 12 a signal A_SIGNAL corresponding to a phase lead or lag of the comparison target signal COMP1 and the comparison target signal COMP2.例文帳に追加

ステータス管理回路２５は、比較対象信号ＣＯＭＰ１と比較対象信号ＣＯＭＰ２位相の進みまたは遅れに応じた信号Ａ＿ＳＩＧＮＡＬをトライステートバッファ１２の入力端子に出力する。 - 特許庁

Therefore, because a voltage between a drain and a source of the MOS transistor 21 becomes constant regardless of a voltage value of the input signal Vin, influence on an output Vout can be prevented and a linearity of a buffer circuit is improved.例文帳に追加

従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、バッファ回路の線形性を改善するものである。 - 特許庁

Upon transition of the polarity of a display data signal DATA given to an input node NI, a buffer circuit 101 charges signal wiring L1 in order to transmit the signal of the same polarity as that of the data signal DATA.例文帳に追加

入力ノードＮ１に与えられた表示データ信号ＤＡＴＡの極性が遷移すると、バッファ回路１０１は、データ信号ＤＡＴＡと同極性の信号を伝達するために、信号配線Ｌ１を充電する。 - 特許庁

Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.例文帳に追加

また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁

To provide an input buffer with which a pad can be pulled up to a power supply voltage level when turning the pad into a floating state, and a pull-up means can be protected when applying a high voltage to the pad.例文帳に追加

パッドがフローティング状態になる場合にパッドを電源電圧レベルにプルアップすることが可能であり、パッドに高電圧が印加される場合はプルアップ手段を保護することができる入力バッファを提供する。 - 特許庁

The input current from the sensor 1 is converted into digital values with an A/D convertor 23, sequentially written on a ring buffer 26 from an address 0 to the maximum value N, and written from 0 again when being the maximum value N.例文帳に追加

センサ１から入力電流は、Ａ／Ｄ変換器２３によりデジタル値に変換され、リングバッファ２６にアドレス０から最大値Ｎまで順次書き込まれ、最大値Ｎになると再度０から書き込まれる。 - 特許庁

For a probe wafer 2, a buffer 5 for latching an input/output signal is formed between a pad 3 for contacting to an electrode of a semiconductor integrated circuit(IC) 1 and a tester 4 for electrical inspection of the IC1.例文帳に追加

プローブウェハ２に半導体集積回路（ＩＣ）１の電極と接触をとるためのパッド３とＩＣ１の電気検査を行うテスタ４との間に入出力信号をラッチするためのバッファ５を形成する。 - 特許庁

A filter processing part 22-1 and a filter processing part 22-2 perform filtering processing to an input signal held by a buffer 21 and supplies a mixing part 23 with filtered output signals obtained as a result.例文帳に追加

フィルタ処理部２２−１およびフィルタ処理部２２−２は、バッファ２１に保持されている入力信号に対してフィルタ処理を施し、その結果得られたフィルタ出力信号を混合部２３に供給する。 - 特許庁

The preamplifier 110 has an input gain stage receiving a signal from an MR head 128, a thermal asperity transient correcting circuit 111, and an output buffer outputting a reader output to a read channel.例文帳に追加

本前置増幅器１１０は、ＭＲヘッド１２８からの信号を受取る入力利得段、サーマルアスペリティ過渡的状態補正回路１１１及び読取器出力を読取チャンネルへ出力する出力バッファを具備している。 - 特許庁

An internal control signal/CEgenerating circuit 16 inputs externally only a control signal /CE from a pin/ce through an input buffer 12, responding to only this control signal/CE, and sets one chip to an operable state.例文帳に追加

内部制御信号/CE発生回路１６は、制御信号/CEのみをピン/ceから入力バッファ１２を介して外部から入力し、この制御信号/CEのみに応答して該１チップを動作可能な状態に設定する。 - 特許庁

The low active generator 40 generates a low active signal lowactive, a delay generator 42 enables a delay signal tRAS delay according to that low active signal lowactive and the delay signal tRAS delay is fed back to the input buffer generator 34.例文帳に追加

ローアクティブジェネレータ４０は、ローアクティブ信号lowactiveを発生し、遅延ジェネレータ４２は、そのローアクティブ信号low activeに従って遅延信号tRAS delayをイネーブルさせ、遅延信号tRAS delayは、入力バッファジェネレータ３４にフィードバックされる。 - 特許庁

In a retransmission a switch 604 is switched, and the transmitted data stored in a buffer 603 at the first time of transmission is input into a multivalue modulator 605 after being converted in bit string at a bit string converting section 606.例文帳に追加

再送時には、スイッチ６０４が切り替わり、初回送信時にバッファ６０３に格納された送信データは、ビット列変換部６０６でビット列の変換をされた後、多値変調部６０５に入力される。 - 特許庁

A plurality of buffer means (e) to which input/output terminals DOia and DIia are connected are connected through switching means D to units of individual Y decoder means K of the respective inner memory column units MM.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

A MOSFET drive circuit of a MOS rectification type electric motor is constituted of a rectifier input/output voltage capturing part, an on/off decision circuit part, an on/off decision logic circuit part, an output buffer part, a diagnostic part and others.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

A management transmitting portion 2C has a buffer memory 66, a signal input/output portion 68 for inputting and outputting the information to the external, a lamp driving portion 67 driving the group of lamps, and a main control portion 65 for controlling each portion.例文帳に追加

管理送信部２Ｃは、バッファメモリ６６と、情報を外部に入出力するための信号入出力部６８と、ランプ群を駆動させるランプ駆動部６７と、各部を制御する主制御部６５を有する。 - 特許庁

As a result, takeover data in the case of system changeover are reduced, a system changeover time is shortened, possibility to discard a cell because of time-over is reduced, and required capacity of an input/output buffer is decreased.例文帳に追加

その結果、系切り替え時の引継データが少なくなり、系切り替え時間が短縮され、タイムオーバによりセル廃棄が発生する可能性が低くなるとともに入出力バッファの必要量が少なくなる。 - 特許庁

In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加

再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを２組構成した。 - 特許庁

The second drawing process section 22 receives the drawing command, transferred to an input process section 21 from an output section 14, and execute a simple ROP process at a high speed and processes drawing for an output buffer 23.例文帳に追加

第２の描画処理部２２は、出力部１４から入力処理部２１に転送されてきた描画命令を受け取り、簡単なＲＯＰ処理を高速に実行し、出力バッファ２３に対して描画処理を行う。 - 特許庁

In an output switch interface unit 7, the cell data separated by the input switch interface unit 5 are assembled to the original packet data by using the writing command signal from outside and the chip select to generate an output to an output buffer unit 8.例文帳に追加

出力スイッチインタフェース部７は外部からの書込み指示信号とチップセレクトとによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てて出力バッファ部８に出力する。 - 特許庁

An operating circuit for the MOSFETs of a MOS rectifier type alternator is comprised of a rectifier input/output voltage taking-in portion, an on/off determining circuit portion, an on/off decision logic circuit portion, an output buffer portion, a diagnosing portion, and others.例文帳に追加

ＭＯＳ整流型オルタネータのＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

During retransmission, a switch 604 is switched and transmit data stored in a buffer 603 in initial transmission have their bit array converted by a bit array conversion unit 606, and are then input to a multi-value modulation unit 605.例文帳に追加

再送時には、スイッチ６０４が切り替わり、初回送信時にバッファ６０３に格納された送信データは、ビット列変換部６０６でビット列の変換をされた後、多値変調部６０５に入力される。 - 特許庁

Two or more buffer means e connected to input-output terminals DO_ia and DI_ia are connected to the units of individual Y decoder means K of each middle memory column unit MM via an open/close means D.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

To realize reliable data transfer by maintaining matching of input and output pointers, especially without structural complexity, in a first-in, first-out (FIFO) system buffer device used, for example, in a disk controller.例文帳に追加

例えばディスクコントローラなどに使用するＦＩＦＯ方式のバッファ装置において、特に構成の複雑化を招くことなく、入出力ポインタの整合性を維持して、確実なデータ転送を実現することにある。 - 特許庁

A buffer 23 which is connected in the line from a main control CPU 1 that undergoes the energy saving control to a power-on CPU 15 consists of CMOSIC, etc., that has the reduced current leaked from an input terminal and also has the hysteresis characteristic.例文帳に追加

省エネ制御されるメイン制御用ＣＰＵ１から電源オンＣＰＵ１５へのバッファ２３を、入力端子からのリーク電流の少ない、かつヒステリシス特性を持たせたＣＭＯＳＩＣなで構成する。 - 特許庁

A MOSFET drive circuit of a MOS rectification type electric motor is constituted by a rectifier input/output voltage incorporation part, an on/off decision circuit part, an on/off determining logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

Further, the node comprises a buffer monitoring part for monitoring the throughput of a plurality of output buffers built in the electrical processing part, and when the throughput of the output buffers exceeds a fixed value, monitoring input traffic to the output buffers.例文帳に追加

また、電気処理部に設けられた複数の出力バッファの処理量を監視し、出力バッファの処理量が一定値を超えた場合に、その出力バッファへの入力トラフィックを監視するバッファ監視部を有する。 - 特許庁

Since FETs 18, 19 are switched on, a complementary logic circuit 20 performs logic inversion by inputting an inversion signal of a non-inversion differential input voltage Vinp, and outputs the result to a buffer circuit 6 through an intermediate output node Nc.例文帳に追加

ＦＥＴ１８、１９がオンとなるので、相補型論理回路２０は、非反転差動入力電圧Ｖinpの反転信号を入力して論理反転し、中間出力ノードＮｃを通してバッファ回路６に出力する。 - 特許庁

In the decoding section 2, the input ES data is decoded, and a speech data AD is output to a decoding buffer 3 and stored, while speech mode information is extracted and output to the muting processing control section 4.例文帳に追加

復号化部２では、入力されたＥＳデータＥＤを復号化して音声データＡＤを復号化バッファ３に出力して保存するとともに、音声モード情報を抽出してミュート処理制御部４に出力する。 - 特許庁

To provide a semiconductor chip that needs no input/output buffer circuit that operates at a different voltage even when the semiconductor chips different in operation voltage are connected, thereby preventing an increase in chip area.例文帳に追加

動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大きくなってしまう。 - 特許庁

To provide an input buffer circuit, an integrated circuit device and an electronic apparatus which avoid the generation of a deterioration mode in which threshold voltages of PMOS transistors shift, and attain highly reliable operations for a long period of time.例文帳に追加

ＰＭＯＳトランジスターの閾電圧がシフトする劣化モードの発生を回避し、長期間にわたり信頼性の高い動作を実現する入力バッファー回路、集積回路装置及び電子機器を提供すること。 - 特許庁

A second order filter unit 140 temporarily stores the image signals read from the input line memory 130 in a second order buffer and carries out second order filtering using coefficients held in a second order filter setting unit 142.例文帳に追加

２次元フィルタ部１４０は入力ラインメモリ１３０から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部１４２に保持された係数を用いて２次元フィルタ処理を行う。 - 特許庁

To provide a device and a method for controlling a cell buffer, in which cell discarding processing can be appropriately executed even on an input cell multiplexing different kinds of packets in an arbitrary timing while reducing circuit scale.例文帳に追加

回路規模を縮小しつつ、異なる種類のパケットが任意のタイミングで多重化された入力セルに対しても適切にセル廃棄処理が行えるセルバッファ制御装置及びセルバッファ制御方法を提供する。 - 特許庁

The first inductive buffer is connected to the buffering element, expands the bandwidth and increases an input impedance with increase of a frequency within a prescribed range so that the gain change is not almost shown.例文帳に追加

第１インダクティブバッファは、バッファリング素子に接続されており、帯域幅を拡張すると共に、利得変化を殆ど示さないように、周波数が所定範囲内で増加するにつれて、入力インピーダンスを増加させる。 - 特許庁

A buffer 110 sequentially stores packets in time series supplied from a receiver 4 and a reference time information detector 112 receives the packets, and an input byte counter 111 counts up the packets in units of bytes.例文帳に追加

受信装置４から供給された時系列のパケットはバッファ１１０に順次格納されると同時に基準時刻情報検出器１２に供給され、また入力バイトカウンタ１１２に１バイト単位で加算される。 - 特許庁

To quickly detect adverse effects on a waveform due to reflection or noises, when they are caused in an input waveform of an arbitrary buffer on multiple wiring in a clock distribution arrangement to a plurality of LSIs mounted in a package.例文帳に追加

パッケージに実装された複数のＬＳＩへのクロック分配構成において、マルチ配線上の任意のバッファの入力波形において、反射やノイズによる波形への悪影響が生じた場合に、迅速に発見する。 - 特許庁

An input buffer portion 18, a CR filter consisting of a resistor 14 and a capacitance element 15, a Schmitt circuit 16, and a noise canceling circuit 10 are connected to a system control terminal of the semiconductor integrated circuit.例文帳に追加

半導体集積回路装置のシステム制御端子には、入力バッファ部１８、抵抗１４と静電容量素子１５とからなるＣＲフィルタ、シュミット回路１６、およびノイズキャンセル回路１０が接続されている。 - 特許庁

The Schmitt buffer 111 has two upper and lower threshold levels and changes a level of its output signal OUT depending on whether a voltage of an input signal IN is higher than or lower than the two levels.例文帳に追加

シュミットバッファ１１１は，上下２つのスレショルドレベルを有し，入力信号ＩＮの電圧がこの２つのレベルより高くなるか，または，低くなるかによって出力信号ＯＵＴのレベルを変化させるものである。 - 特許庁

An input control means 21 is provided with a data group detection means to employ the point of the data group for the address storage opportunity of an address management means 24, the grasp of buffer storage completion with an output control means 25 and the like.例文帳に追加

入力制御手段２１は、データ群検知手段を有し、データ群の区切りをアドレス管理手段２４のアドレス格納契機、出力制御手段２５でのバッファ格納完了把握等に使用する。 - 特許庁