「Input buffer」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

The control circuits 4 and 5 control the input signals to the pre-buffers 2 and 3 so that the signals that the pre-buffers 2 and 3 output to the output-stage buffer 1 gently vary at the start of the variation of the input signals and also speedily vary a specified time after the start of variation of the input signals.例文帳に追加

制御回路４、５は、入力信号の遷移開始時には、プリバッファ２、３が出力段バッファ１へ出力する信号を緩やかに遷移させ、入力信号の遷移開始時から所定の時間経過後には、プリバッファ２、３が出力段バッファ１へ出力する信号を速やかに遷移させるように、プリバッファ２、３への入力信号を制御するようになっている。 - 特許庁

When the non-activation control signal is inputted to the pad 30 for activation/ deactivation control, the source electrode and the drain electrode of a transistor 61 are made conductive, a signal inputted from the pad 7 for data input/output control is not inputted to an internal circuit 44 arranged at more inner part than an input buffer circuit 60.例文帳に追加

非活性制御信号が活性／非活性制御用パッド３０に入力されると、トランジスタ６１のソース電極とドレイン電極とが導通して、データ入力出力制御用パッド７から入力される信号が、入力バッファ回路６０よりも内部にある内部回路４４に入力されないようになる。 - 特許庁

The input and output device 4 connected between the active system computer 2 and a standby system computer 3 performing the same arithmetic processing, and external apparatuses 6 and 7 stores data received from the external apparatuses 6 and 7 in an input data buffer 43, and then inputs the data to both the computers 2 and 3.例文帳に追加

同一の演算処理を行う稼動系計算機２及び待機系計算機３と外部機器６，７との間に接続された入出力装置４は，外部機器６，７から受信したデータを入力データバッファ４３に格納してから稼動系計算機２及び待機系計算機３の両方に入力する。 - 特許庁

By an instruction from a reproduction/stop switch BL1, a data input part BL2 inputs moving image data distributed as a stream by combining a plurality of sorts of moving image data, respectively expressing a plurality of moving images photographed from a plurality of different viewpoints to one data and successively writes the input moving image data in a reproducing buffer BL3.例文帳に追加

再生／停止スイッチＢＬ１による指示により、データ入力部ＢＬ２は、複数の異なる視点から撮影した複数種類の動画像をそれぞれ表す複数種類の動画像データが１つに結合されていてストリーム配信される動画像データを入力して、再生バッファＢＬ３に順次書き込む。 - 特許庁

The data transfer circuit includes: a latch section 905 which latches a training pattern data input with a training pattern load instruction one bit at a time whenever the training pattern load instruction is input, and a buffer section 907 which loads the training pattern data latched to the latch part 905 responding to a strobe signal.例文帳に追加

本発明のデータ伝達回路は、訓練パターンロード命令とともに入力される訓練パターンデータを、前記訓練パターンロード命令が入力される度に１ビットずつラッチするラッチ部９０５と、ストローブ信号に応じて、前記ラッチ部９０５にラッチされる訓練パターンデータをロードするバッファ部９０７とを備えることを特徴とする。 - 特許庁

The interface controller sets up an output buffer in the interface controller, connected to the connecting wire in a high output impedance state, when the operation of the IC card microcomputer, in response to input from the IC card terminal is permitted in parallel with operation in response to input from the external terminal.例文帳に追加

インタフェースコントローラは、前記外部端子からの入力に応答する動作に並行して、ＩＣカード用端子からの入力に応答する前記ＩＣカードマイコンの動作が許容されるとき、前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態にする。 - 特許庁

To provide an operational amplifier circuit capable of realizing a voltage buffer which can prevent the occurrence of overshoot or undershoot in an output waveform at the rise of the operational amplifier circuit and at the time of a step input even when the output impedance of a module for generating an input signal to the operational amplifier circuit is high.例文帳に追加

演算増幅回路への入力信号を発生するモジュールの出力インピーダンスが高い場合においても、演算増幅回路の立ち上げ時およびステップ入力時の出力波形に、オーバーシュートやアンダーシュートを生じないような電圧バッファを実現できる演算増幅回路を提供する。 - 特許庁

A semiconductor integrated circuit 1A includes: an input buffer 11 which attenuates amplitude of a noise component in an input signal IN to output a noise removal signal OUT; and logic circuits 12, 13 which latch logic signals according to change of a logic level of the noise removal signal OUT when the logic level changes.例文帳に追加

半導体集積回路１Ａは、入力信号ＩＮ中のノイズ成分の振幅を減衰させてノイズ除去信号ＯＵＴを出力する入力バッファ１１と、ノイズ除去信号ＯＵＴの論理レベルが変化したときに、この論理レベルの変化に応じて論理信号をラッチする論理回路１２，１３とを備える。 - 特許庁

With regard to at least one of the first sound signals input in the sound input part 101 and the second sound signals stored in the sound buffer 103, the first and second direction adjustment parts 104 and 105 perform a sound processing so that the first and second sound signals can be perceived individually.例文帳に追加

第１・第２方向調整部１０４，１０５は、音声入力部１０１に入力された第１音声信号と音声バッファ１０３に保存された第２音声信号のうち少なくとも１つに対して、第１音声信号と第２音声信号とがそれぞれ独立して知覚されるように音声処理を行う。 - 特許庁

Furthermore, the device has a level shift circuit which inputs the signal generated from the third external input terminal, converts a signal level and outputs the converted signal level, and a tri-state buffer circuit which inputs an output signal of the circuit, outputs it to the external output terminal, and brings the output to a high impedance state according to the second input signal.例文帳に追加

更に、第３外部入力端子からの信号を入力し信号レベルを変換して出力するレベルシフト回路及びその回路の出力信号を入力して外部出力端子に出力し第２入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路を有する。 - 特許庁

Then, when a free space in a buffer becomes insufficient and a memory full signal is switched to High, a target position at this point is specified to the interruption position Xsp based on the conveyance time Tsp showing the elapsed time to an input point of the line start signal input immediately before and the target position trajectory.例文帳に追加

そしてバッファ空き容量が不足してメモリフル信号がＨｉｇｈに切り替わると直前に入力されたラインスタート信号の入力時点までの経過時間を表す搬送時間Ｔｓｐと目標位置軌跡とに基づき、この時点での目標位置を中断位置Ｘｓｐに特定する。 - 特許庁

There are provided first and second classification means for classifying packets from first and second input parts into a plurality of classes in accordance with the information about priority, and first and second buffer parts that sequentially hold the packets from the first and second input parts for each class classified by the first and second classification means.例文帳に追加

第１および第２の入力部からのパケットを、優先順位の情報に応じた複数のクラスにクラス分けする第１および第２のクラス分け手段と、第１および第２のクラス分け手段により分けられたクラス毎に、第１および第２の入力部からのパケットを順次に保持する第１および第２のバッファ部を設ける。 - 特許庁

In the bias circuit built-in switch IC 10, a gate control signal of FETs 2, 4 connected in parallel with FETs 1, 3 in series connection between a signal input terminal IN and a couple of output terminals OUT1, OUT2 is supplied from a control signal input section 40 via a buffer section 30 consisting of two couples of FETs 5-8.例文帳に追加

信号入力端ＩＮと１対の出力端ＯＵＴ１、ＯＵＴ２間に直列接続されたＦＥＴ１、ＦＥＴ３と並列接続されたＦＥＴ２、ＦＥＴ４のゲート制御信号を２対のＦＥＴ５〜ＦＥＴ８より成るバッファ部３０を介してコントロール信号入力部４０から供給する。 - 特許庁

An input buffer 301 temporarily stores input packets and retransmits the packets when no non-re-transmission request (ACK) is received and transfers the succeeding packet when the ACK is received and a variable wavelength light source 302 converts the packet into an optical signal with the wavelength depending on the destination of the packet and sent to a wavelength router 303.例文帳に追加

入力バッファ301によって入力パケットを一時的に保持すると共に、非再送要求(ACK)を受け取らなかったときはパケットの再送を行い、受け取ったときは次パケットの転送を行い、可変波長光源302によってパケットの宛先に応じた波長の光信号に変換して波長ルータ303に送出する。 - 特許庁

A method and a device program a dual edge programmable delay unit that responds to an input signal with a a rise time and a fall time, includes a buffer which receives the input signal and provides an output signal with programmed variable delays between the rise and fall times of the output signal.例文帳に追加

デュアル・エッジ・プログラマブル遅延ユニットをプログラムする方法およびデバイスであって、立ち上がり時間および立ち下がり時間を有する入力信号に応答し、入力信号を受信し出力信号を供給するバッファを含み、出力信号の立ち上がり時間と立ち下がり時間との間にはプログラムされた可変遅延がある。 - 特許庁

The drive scanner 5 includes: a shift register to output an input signal from each stage while shifting the phase by one horizontal period each; a pulse generator for generating a pulse in a horizontal period cycle; and a buffer for extracting only one pulse according to the input signal, and outputting it to the corresponding scan line DS as the control signal.例文帳に追加

ドライブスキャナ５は、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、入力信号に応じて一つのパルスのみを抜き取って対応する走査線ＤＳに制御信号として出力するバッファとを有する。 - 特許庁

The video distribution service system is equipped with an input means for designating an image in streaming data in real time, a means for storing identification information of the image designated by the input means, and a means for transferring the identification information to a server side in place of providing a memory except a buffer for streaming reproduction in a receiver terminal.例文帳に追加

受信端末にストリーミング再生のためのバッファ以外のメモリを設けず、その代わりに、ストリーミングデータ中の画像をリアルタイムに指定する入力手段と、その入力手段により指定された画像の識別情報を格納する手段と、該識別情報をサーバ側に転送する手段とを設ける。 - 特許庁

A positive-side image signal DV1(+) and a negative-side image signal DV1(-) which are differential signals inputted via the differential signal input terminals TI are given to the input buffer 260 after attenuating the amplitudes thereof in the attenuation section 220, and converted into an image signal DV1 that is a digital signal.例文帳に追加

差動信号用入力端子ＴＩを介して入力された差動信号である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、減衰部２２０により振幅を減衰された後、入力バッファ２６０に与えられ、デジタル信号である画像信号ＤＶ１に変換される。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

There are provided set items concerning an idle pin treatment in a memory table in a set storage section STMa for storing setting for input/output control for a signal in the input/output buffer BFa, whereby power supply electric potential Vdd and earth electric potential Vdd are applied to the fourth pin PN4 and the fifth pin PN5, both being idle pins.例文帳に追加

そして、入出力バッファＢＦａでの信号の入出力制御の設定を記憶する設定記憶部ＳＴＭａ内のメモリテーブルに空きピン処理に関する設定項目を設けて、空きピンたる第４ピンＰＮ４および第５ピンＰＮ５に電源電位Ｖｄｄや接地電位ＧＮＤを与えられるよう構成する。 - 特許庁

The level shifter includes a coupling unit for setting a level of a first node by a level of an input signal, a first buffer for buffering a signal from the first node and transmitting the buffered signal as an output signal and a driving unit for receiving the input signal and the output signal and driving the first node.例文帳に追加

入力信号のレベルによって第１ノードのレベルを設定するカップリング部と、前記第１ノードの信号をバッファリングし、出力信号として伝達する第１バッファーと、前記入力信号及び前記出力信号を受信して前記第１ノードを駆動する駆動部と、を備える構成とした。 - 特許庁

The reception signal RF input from the low noise amplifier 21 is mixed with the local oscillation signal LO input from the buffer amplifier 23, in an even higher-harmonic mixer 24 using an antiparallel diode pair as a frequency converter, and an intermediate frequency signal IF is generated therein to be output.例文帳に追加

そして、周波数変換器としてアンチパラレルダイオードペアを用いた偶高調波ミキサ２４において、低雑音増幅器２１から入力された受信信号ＲＦと、バッファ増幅器２３から入力された局部発振信号ＬＯと、を混合して中間周波数信号ＩＦを生成して出力する。 - 特許庁

When the bit error rate of an MPEG-TS signal from a demodulation circuit is measured by a BER measuring instrument, a false MPEG-TS signal from the demodulation circuit is inputted from the input section to a connection circuit for measuring BER, and the false MPEG-TS signal from the input section is delivered to a buffer.例文帳に追加

復調回路からのＭＰＥＧ−ＴＳ信号のビットエラーレートをＢＥＲ測定器で測定する際、ＢＥＲ測定用接続回路では、復調回路からの疑似ＭＰＥＧ−ＴＳ信号が入力部より入力され、この入力部からの疑似ＭＰＥＧ−ＴＳ信号がバッファ部に与えられる。 - 特許庁

The input and output device 4 stores data received from the computer 2 in an active system computer output data receiving buffer 48, stores data received from the computer 3 in a standby system computer output data receiving buffer 49, and outputs data stored in at least either of the buffers to the external apparatuses 6 and 7.例文帳に追加

また，入力装置４は，稼動系計算機２から受信したデータは稼動系計算機用出力データ受信バッファ４８に格納し，待機系計算機３から受信したデータは待機系計算機用出力データ受信バッファ４９に格納し，少なくともいずれか一方に格納されたデータを外部機器６，７に出力する。 - 特許庁

The semiconductor integrated circuit is provided with a current output buffer circuit which is driven by constant current Is, and in which output impedance is controlled in accordance with bit rates of differential transmission signal inputs inp, inn, wherein a signal waveform outputted from the current output buffer circuit to a signal transmission path is controlled in accordance with the bit rate of the transmission signal input.例文帳に追加

半導体集積回路において、定電流Ｉｓで駆動され、差動的な伝送信号入力inp、innのビットレートに応じて出力インピーダンスが制御される電流出力バッファ回路を具備し、電流出力バッファ回路から信号伝送路に出力される信号波形が伝送信号入力のビットレートに応じて制御される。 - 特許庁

In the cases that the track jump of the pickup 2 is performed and the interleaving of the data stored once in the ring buffer memory 5 is decoded, a control circuit 6 controls reading and writing pointers to the ring buffer memory 5, and it reads the data having decoded the interleaving, and supplies them to a decoding part 20 at an output rate of the input rate or less.例文帳に追加

ピックアップ２のトラックジャンプが実行された場合と、リングバッファメモリ５に一旦記憶されたデータのインターリーブを復号する場合、制御回路６は、リングバッファメモリ５に対する読み出しポインタ、および書き込みポインタを制御する一方、インターリーブを復号したデータを、リングバッファメモリ５から読み出し、入力レート以下の出力レートで、デコード部２０に供給する。 - 特許庁

In a controller 16 of a tape drive, when a command processing part 41 receives a synchronization command and a buffer management part 42 delivers data in a buffer to a channel input and output part 43 to complete writing to a tape, a backhitch determining part 44 determines whether backhitchless writing is performed, from a viewpoint of whether nominal volume of data can be finally written in the tape.例文帳に追加

テープドライブのコントローラ１６において、コマンド処理部４１が同期コマンドを受け取り、バッファ管理部４２がバッファ内のデータをチャネル入出力部４３に渡してテープへの書込みが完了すると、バックヒッチ判定部４４が、最終的にテープに公称の容量分のデータを書き込めるかという観点からバックヒッチレス書込みを行うかどうか判定する。 - 特許庁

The electromagnetic flowmeter has a buffer to which outputs from an electrode are inputted, an inverting amplifier which reverses outputs from this buffer, and a switch which turns on and off the outputs from this inverting amplifier to the electrode so as to input the outputs from the aforementioned inverting amplifier to the electrode by turning the switch on during the period exciting current varies.例文帳に追加

電極の出力が入力されるバッファと、このバッファの出力を反転する反転増幅器と、この反転増幅器の出力を前記電極に接続し、また切り離すスイッチとを有し、励磁電流が変化する期間、前記スイッチをオンにして前記反転増幅器の出力を前記電極に入力するようにした。 - 特許庁

An audio/video reproducing device 10 provided with a function for receiving audio/video data from external equipment 20 and reproduction-outputting, is provided with buffer means 12a, 12b outputting successively the data while accumulating successively the data when audio/video data are received and reproduction-output, and a control means 11 controlling input/output of the data for this buffer means.例文帳に追加

外部機器２０からオーディオ／ビデオデータを受信して再生出力する機能を備えたオーディオ／ビデオ再生装置１０は、オーディオ／ビデオデータの受信及び再生出力に際し当該データを逐次蓄積しながら逐次出力するバッファ手段１２ａ，１２ｂと、このバッファ手段に対しデータの入出力を制御する制御手段１１を備える。 - 特許庁

Since a data comparison means 206 confirms the matching between the serial data sent from the data transmission means 202 to the output buffer means 203 and the serial data sent from the output buffer means 203 to the serial port 201, the data processing unit 20 can detect the error of the transmission data caused by forced input of a noise to the serial port 201 or the like.例文帳に追加

ただし、データ送信手段２０２から出力バッファ手段２０３に伝送されるシリアルデータと、出力バッファ手段２０３からシリアルポート２０１に伝送されるシリアルデータとの、一致をデータ比較手段２０６が確認するので、シリアルポート２０１へのノイズの強制入力などによる送信データのデータエラーを検出できる。 - 特許庁

As buffers to be used, a 1st buffer which stores playing information of a time (namely, section HK a half as large as a specific section) corresponding to just beating outputted from the 1st memory M1 and a 2nd buffer which stores the input playing information by the time (a half of section HK) corresponding to the just beating.例文帳に追加

また、使用するバッファとしては、第１メモリＭ１から出力されるジャストビート化に対応する時間分（即ち所定区間Ｋの半分の区間ＨＫ分）の演奏情報を記憶する第１バッファＢ１と、入力演奏情報を同じくジャストビート化に対応する時間分（半分の区間ＨＫ分）だけ記憶する第２バッファＢ２を設定している。 - 特許庁

Furthermore, a transmission processing unit 13 discriminates a line state of a modem 14 and presence of transmission data to the buffer 15 by using an input of a periodic interrupt signal from a timer 16 to the CPU 11 as a trigger, and the buffer 15 transfer the transmission data to the modem 14 when transmission is discriminated to be enable and further to a communication line 2.例文帳に追加

さらに、タイマ１６からＣＰＵ１１への定期的な割込み信号の入力をトリガとして、送信処理装置１３がモデム１４の回線状態及びバッファ１５への送信データの有無を判定し、送信可能と判定した場合のみ、送信データはバッファ１５からモデム１４へ転送され、さらに通信回線２に送出される。 - 特許庁

This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.例文帳に追加

複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁

The image processing device comprises: a priority calculation part for obtaining priority with respect to each frame of input moving image data; a control part for determining a plurality of frames to be held in a frame buffer on the basis of the priority; and a super-resolution processing part for performing the super-resolution processing by use of all or a part of the frames held in the frame buffer.例文帳に追加

画像処理装置は、入力動画像データの各フレームについて優先度を求める優先度算出部と、優先度に基づいてフレームバッファに保持する複数のフレームを決定する制御部と、フレームバッファに保持された複数のフレームの全部又は一部を用いて超解像処理を実行する超解像処理部を含む。 - 特許庁

In this state, when the alarm input of a specific channel exists in a system control part 6, the video signal of the channel is selected in the multiplexer part 1 to compress the data so as to be written in the video data buffer part 3, and recorded from the video data written in the video data buffer part 3 before this time to a hard disk as the data file.例文帳に追加

かかる状態でシステム制御部６に特定のチャンネルのアラーム入力があると、マルチプレクサ部１でこのチャンネルの映像信号が選択されてデータ圧縮され、映像データバッファ部３に書き込まれるが、それより以前に映像データバッファ部３に書き込まれた映像データからハードディスク５にデータファイルとして記録される。 - 特許庁

The redundant controller has a control task having control software as an execution engine and the control task is equipped with a couple of controllers which input data through an I/O buffer and output data after control arithmetic to an I/O buffer; and the same control task is provided on a control-side controller and a standby side controller.例文帳に追加

制御ソフトウェアを実行エンジンとする制御タスクを有し、この制御タスクがＩ／Ｏバッファを介してデータの入力を行い、制御演算を実行したデータをＩ／Ｏバッファへ出力する一対のコントローラを備えた冗長化コントローラであって、同じ制御タスクを制御側コントローラと待機側コントローラに設けたことを特徴とする。 - 特許庁

A propagation delay calculator 24 calculates the propagation delay time between the satellite and the input of a delay fluctuation corrector 20, and a buffer accumulating time calculator 25 calculates the buffer accumulating time from a maximum propagation delay time between a predetermined satellite and a slave station and a given propagation delay time by the delay calculator 24.例文帳に追加

伝搬遅延算出部２４では、衛星−遅延変動補正部２０入力間における伝搬遅延時間を算出し、バッファ蓄積時間算出部２５では、予め規定される衛星−従局間の最大伝搬遅延時間と、伝搬遅延算出部２４から与えられる伝搬遅延時間により、バッファ蓄積時間を算出する。 - 特許庁

As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.例文帳に追加

データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁

The analog signal buffer 21 has a function for transmitting an analog signal component from the CCD 9 to the AFE 24 as it is, thus restraining the input of the overvoltage outputted from the CCD 9 to the AFE 24 by allowing the power supply delay 22 to delay the speed of change in voltage supplied to the analog signal buffer 21 from the power supply Vef2.例文帳に追加

アナログ信号バッファ２１はＣＣＤ９からのアナログ信号成分をそのままＡＦＥ２４に伝える機能を持つので、電源遅延部２２により、電源Ｖef2からアナログ信号バッファ２１に供給される電圧の変化の速度を遅くすることで、ＣＣＤ９から出力された過大電圧がＡＦＥ２４に入力されることが抑えられる。 - 特許庁

In a variable gain amplifier circuit having an inverting amplifier circuit, a negative feedback circuit connected in parallel with the inverting amplifier circuit, and a buffer amplifier circuit disposed on an input side of the inverting amplifier circuit, an impedance adjustment section capable of changing impedance is provided, and the inverting amplifier circuit and the buffer amplifier circuit are connected via the impedance adjustment section.例文帳に追加

反転増幅回路と、反転増幅回路と並列に接続された負帰還回路と、反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、インピーダンスを変化させることが可能なインピーダンス調整部を有し、反転増幅回路とバッファ増幅回路とは、インピーダンス調整部を介して接続される。 - 特許庁

The transmitter-receiver disclosed herein employs a local oscillation circuit 3 that uses a first buffer amplifier 2 and a second buffer amplifier 4 whose saturation input/output characteristics differ from those of a frequency synthesizer 1 of the transmitter-receiver and transmits a signal in a constant output level even when the output level of the frequency synthesizer 1 changes due to frequency or temperature fluctuation, and is stably operated.例文帳に追加

送受信装置の周波数シンセサイザ１と異なる飽和入出力特性を持つ第１のバッファアンプ２と第２のバッファアンプ４を用いて、周波数シンセサイザ１の出力レベルが周波数や温度によって変化しても出力が一定となる信号を送出するローカル発振回路３を用いて安定に動作する送受信装置を提供する。 - 特許庁

The current comparison circuit prepares comparison base information based on comparison base information entered from the input terminal and current detection information from the current detection circuit, outputs a delay control signal and buffer control signal, and enters them into the counter, counts each of them, and outputs the delay control signal and buffer control signal.例文帳に追加

電流比較回路は、入力端子から入力された比較基準情報と、電流検知回路からの電流検知情報とから比較基準情報を作成し、ｄｅｌａｙ制御信号およびバッファ制御信号を出力しカウンタに入力し、それぞれカウントし、ｄｅｌａｙ制御信号とバッファ制御信号とを出力する。 - 特許庁

A processing unit of compression processing and extension processing by a compression/extension circuit 43 is set to the predetermined number of lines that can be stored in input image data buffer memories 421, 422 and output image data buffer memories 451, 452, compressed data are divided for the processing unit, and compression processing and extension processing are separately and alternately performed repeatedly.例文帳に追加

圧縮伸長兼用回路４３による圧縮処理と伸長処理の処理単位が、入力画像用データバッファメモリ４２１，４２２と出力画像用データバッファメモリ４５１，４５２に記憶可能な画像データの所定ライン数に設定され、圧縮データが処理単位で分割されて圧縮処理と伸長処理とが別々でかつ交互に繰り返し処理される。 - 特許庁

It is characterized to comprises a storing means 12 which encodes input data in each block, and stores created coded symbols in an external memory device 14, and a means 16 which transfer coded symbols necessary for convolutional coding from the external memory device 14 to a memory buffer 18, and a means 20 which carries out convolutional coding of the coded symbols arranged in the memory buffer 18.例文帳に追加

入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置１４に蓄積する手段１２と、畳み込み符号化に必要な符号化シンボルを、外部記憶装置１４からメモリバッファ１８に転送する手段１６と、メモリバッファ１８内に配置された符号化シンボルを畳み込み符号化する手段２０とを備えた符号化装置１０。 - 特許庁

A switch 49 is connected in parallel to a capacitor 42 connected between an inversion input terminal and an output terminal of an operational amplifier 41, and the switch 49 is turned on to form structure of constituting a buffer circuit in the operational amplifier 41.例文帳に追加

オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９をＯＮさせることで、オペアンプ４１にてバッファ回路が構成される構造とする。 - 特許庁